Title of article
Logical modelling of delay degradation effect in static CMOS gates
Author/Authors
Bellido-Diaz، نويسنده , , M.J.; Juan-Chico، نويسنده , , J.; Acosta، نويسنده , , A.J.; Valencia، نويسنده , , M.; Huertas، نويسنده , , J.L.، نويسنده ,
Issue Information
روزنامه با شماره پیاپی سال 2000
Pages
11
From page
107
To page
117
Journal title
I E T Circuits, Devices and Systems
Serial Year
2000
Journal title
I E T Circuits, Devices and Systems
Record number
371360
Link To Document