A nanoscale memory and transistor using backside trapping

Silva، نويسنده , , H.، نويسنده , , Tiwari، نويسنده , , S.، نويسنده ,

روزنامه با شماره پیاپی سال 2004

6

264

269

Back-floating gate , CMOS device scaling , flash memories , EEPROM , nonvolatile memory , Scaling limits , silicon-on-insulator (SOI) technology , silicon–oxide–nitride–oxide–silicon (SONOS) memory , tunneling. , semiconductor memories

IEEE Transactions on Nanotechnology

2004

IEEE Transactions on Nanotechnology

398657