High-performance and Low-power Clock Branch Sharing Pseudo-NMOS Level Converting Flip-flop

طراحي ولتاژ چند منظوره با استفاده از ساختار ولتاژ كلاستر (CVS) يك راه موثر براي كاهش مصرف برق بدون تخريب عملكرد ان است. يكي از مسايل مهم در اين روش، عملكرد توان بالاسري، با توجه به درج سطح تبديل فليپ فلاپ (LCFF) است كه در بين كلاستر كم كاربرد و پر كاربرد به طور همزمان انجام شدن و تبديل سطح عمل مي كند. در اين مقاله، نسخه بهبود يافته از سنجش زمان pseudo-NMOS LCFF به نام ساعت واحد مشترك شبه pseudo-NMOS LCFF مطرح شده است، كه تركيبي از روش تخليه شرطي، روش pseudo-NMOS و ساعت واحد مشترك است. بر اساس نتايج شبيه سازي فليپ فلاپ پيشنهادشده، كاهش تاخير 32.5? و صرفه جويي در قدرت تا 8.1? را در مقايسه با سنجش زمان pseudo-NMOS LCFF نشان مي دهد.

Multi-supply voltage design using Cluster Voltage Scaling (CVS) is an effective way to reduce power consumption without performance degradation. One of the major issues in this method is performance and power overhead due to insertion of Level Converting Flip-Flops (LCFF) at the interface from low-supply to high-supply clusters to simultaneously perform latching and level conversion. In this paper, an improved version of clocked pseudo-NMOS LCFF called Clock Branch Sharing pseudo-NMOS LCFF has been proposed, which combines the Conditional Discharge technique, pseudo-NMOS technique and Clock Branch Sharing technique. Based on Simulation results, the proposed flip-flop exhibits up to 32.5% delay reduction and saves power up to 8.1% as compared to clocked pseudo-NMOS LCFF