A Novel Design of Reversible Multiplier Circuit

جمع كننده‌ها و ضرب كننده‌ها، دو بخش اصلي واحدهاي محاسباتي سخت‌افزار كامپيوتر محسوب شده و نقش عمده اي در محاسبات برگشت پذير ايفا مي كنند. اين مقاله، مدار ضرب كننده برگشت پذير4×4 نويني را معرفي مي‌كند كه در طراحي مدار مولد حاصلضرب هاي جزيي، تنها از دريچه هاي پرس استفاده كرده است و نيازي به دريچه هاي كپي ندارد. در ضرب كننده پيشنهادي، از دروازه برگشت پذير تمام جمع كننده پرس بهينه شده، به همراه روش جمع با ذخيره نقلي، در قسمت جمع كننده موازي استفاده شده است. مقايسه ضرب كننده برگشت پذير پيشنهادي با ديگر طرح‌ها نشان مي‌دهد كه پارامترهاي كوانتومي بهبود يافته است. طرح پيشنهادي، كمترين مقدار هزينه كوانتومي و عمق را به كمك طراحي نويني در قسمت مدار مولد حاصل‌ضرب‌هاي جزيي نشان مي‌دهد. هزينه مداري طرح پيشنهادي به نسبت بهترين طرح مورد مقايسه اندكي افزايش يافته، اما از نقطه نظر هزينه كل كه به صورت مجموع هزينه كوانتومي و هزينه مداري تعريف مي‌شود، كمترين مقدار را نشان مي‌دهد. علاوه بر اين، در طرح پيشنهادي، تعداد دريچه، خروجي اضافه و ورودي اضافه، نسبت به بهترين طرح مورد مقايسه، افزايشي نيافته است. ضرب كننده پيشنهادي، براي يك ضرب كننده n×n قابل توسعه است.

Adders and multipliers are two main parts of arithmetic units of computer hardware and play important role in reversible computations. This paper introduces a novel reversible 4×4 multiplier circuit that is based on an advanced “Partial Product Generation Circuits” (PPGC) with Peres gates only without duplicating gates. Again, an optimized Peres full adder reversible gate is used in “Reversible Parallel Adder” (RPA) part with accompaniment with the carry save adder technique. Comparison of the proposed design with previous ones shows that the proposed reversible multiplier improves the quantum parameters. The proposed design shows lower quantum cost and depth with the help of a novel design in PPGC. The circuit cost of the proposed design is a little higher than the best compared design, but the proposed design shows the lowest total cost which is defined as sum of quantum cost and circuit cost. Moreover, the number of gates, garbage input and output has no change regarding to the best compared design. The proposed multiplier can be generalized as an n×n bit multiplication.