شماره ركورد كنفرانس :
3723
عنوان مقاله :
شبيه سازي تمام جمع كننده 8 ترانزيستوري با تكنولوژي هاي CMOS CNTFET
عنوان به زبان ديگر :
Simulation of 8 Transistor Full-Adder with CMOS CNTFET Technologies
پديدآورندگان :
صادقي ايوب ayoub.sadeghi2014@gmail.com دانشگاه ازاد اسلامي مرودشت; , رفيعي محمود mahmoodrafiee2017@gmail.com دانشگاه ازاد اسلامي مرودشت; , رفيعي محمد توفيق m.t.rafiei68@gmail.com دانشگاه شهيد باهنر شيراز;
تعداد صفحه :
12
كليدواژه :
تمام جمع كننده , CMOS , CNTFET , توان , تاخير , بردار كراليتي , PDP
سال انتشار :
1396
عنوان كنفرانس :
دومين كنفرانس بين المللي در مهندسي برق
زبان مدرك :
فارسي
چكيده فارسي :
در اين مقاله ما يك سلول تمام جمع كننده 1 بيتي [1] با 8 ترانزيستور را با تكنولوژي هاي مختلف شبيه سازي كرده ايم تا به بهترين توان مصرفي و تاخير زماني دست يابيم.در اين شبيه سازي ها، هم از تكنولوژي هاي مورد استفاده براي تراتزيستور هاي CMOS استفاده شده ، و هم شبيه سازي با نسل جديد ترانزيستور هاي كربن نانو تيوپ انجام شده است [2].تكنولوژي هاي استفاده شده 90نانومتر,[4,3]، 180 نانومتر و 32نانومتر ميباشد.با توجه به شبيه سازي ها و نتايج بدست آمده بهترين توان و تاخير كه تقريبا برابر با هم مي باشند مربوط به تكنولوژي 90 نانومتر و CNTFET 32 نانومتر مي باشد كه به ترتيب مقدار 1121.4 ميلي وات و 2194.9 ميلي وات را دارا مي باشند.تمامي شبيه سازي ها با استفاده از نرم افزار TSMC HSPICE انجام شده است.
چكيده لاتين :
In this paper A 1-bit full-adder cell with 8 transistors with various technologies has been simulated to gain the best power consumption and delay. In these simulations, the technologies related to both CMOS and CNTFET transistors have been used [2]. 90nm [3, 4], 180nm and 32nm are the used technologies. According to simulations and achieved results, the best power consumption and delay time, which are approximately close, are related to CMOS 90nm and CNTFET 32nm with the amount of respectively 1121.4mw and 2194.9mw. All simulations have been done with TSMC HSPICE.
كشور :
ايران
لينک به اين مدرک :
بازگشت