يك روش جايابي در FPGA هاي مبتني بر SRAM جهت اجتناب از اشكال و كاهش سربار

در اين مقاله ، يك روش اجتناب از اشكال براي جايابي مدارات در آرايه هاي منطقي برنامه پذير، استفاده شده كه در آن الگوريتم جايابي به گونه اي تغيير يافته كه علاوه بر آگاهي از اغتشاشات محيطي و تاثير بر روي ميزان رخ دادن خطاهاي احتمالي، باعث كاهش سربار كلي نيز مي شود. براي ارزيابي تحمل پذيري خطا با استفاده از روش ارائه شده، بايستي ابتدا احتمال رخ دادن خطاهاي مورد نظر را محاسبه كرده، سپس با الگوريتم جديد مدار را جايابي و مسير يابي كرده و دوباره احتمال رخ دادن خطاها را محاسبه مي كنيم. با مقايسه نتايج جايابي با الگوريتم تغيير يافته و الگوريتم اصلي در آزمايش هاي انجام شده بر روي چندين مدار محك MCNC نتايج به اين صورت است كه سربار كلي كه تركيبي از سربار مساحت، زمان و توان است، تقريبا بين 0% تا 2% كاهش داشته است. همين طور ميزان كاهش خطاي كلي كه تركيبي از خطاهاي مدار باز، پل زني ئ اتصال كوتاه است، تقريبا از 2% تا 6% بوده است.