واكاوي تكنولوژي ساخت ترانزيستورهاي CMOS سيليكوني با رويكرد كاهش ابعاد در مقياس نانو

پيشرفت هاي اخير صورت گرفته در حوزه طراحي مدارت VLSI نشان مي دهد كه ترانزيستورهاي CMOS سيليكوني در طول ساليان متمادي پتانسيل زيادي جهت فرآيند كوچك سازي و كاهش ابعاد در راستاي تحقق قانون گوردن مور از خود نشان داده اند . مهمترين ويژگي هاي عملكردي اين قبيل ترانزيستورها در مقايسه با همتايان، تداوم افزايش سرعت عملكرد و كاهش توان تلفاتي همگام با روند كوچك سازي ابعاد در مقياس نانو مي باشد. اما با وجود مزايايي كه در فرآيند كوچك سازي اين قبيل ترانزيستورها رخ مي دهد محدوديت هاي گسترده اي نيز ناشي از اين امر پديد مي آيد كه بيشتر اين محدوديت ها از ديدگاه كوانتومي مطرح مي گردد. از اينرو با ظهور تكنولوژي هاي جديد از قبيل ترانزيستورهاي نانو لوله كربني و رفع بسياري از چالش هاي مطرح شده توسط آنها مي توان انتظار داشت كه در آينده اي نزديك بايد شاهد پايان عمر ترانزيستورهاي CMOS سيليكوني باشيم.