ارائه روشي با استفاده از تكنيك‌هاي پوياي سخت‌افزاري جهت بهبود توان مصرفي در شمارنده بالا شمار سنكرون

كاهش توان مصرفي كل هدف اصلي اين مقاله مي‌باشد كه براي رسيدن به آن مقالات مختلف مطالعه شده است. در اين مقاله سعي شده تا روشي ارائه شود كه توام با كاهش توان مصرفي ايستا و پويا، سربار سخت افزاري و تاخير به كمترين حد خود برسد. استفاده از تكنيك‌هاي قطع پالس ساعت (Clock Gating) و DVT به عنوان روش‌هاي كاهش توان مصرفي پويا و ايستا در اين روش استفاده شده‌اند. اين روش در دو تكنولوژي MOSFET و CNTFET پياده‌سازي شده و نتايج به دست آمده‌اند تا تاثير تكنولوژي هم نشان داده شود. در نهايت در تكنولوژي MOSFET ميانگين توان مصرفي كل براي شمارنده‌هاي ۴، ۸، ۱۶ و ۳۲ بيتي با پياده‌سازي پيشنهادي به ترتيب ۷.۷، ۱۸.۳، ۳۲.۳۴ و ۳۸.۲ درصد كاهش نسبت به شمارنده عادي به دست آمد و در تكنولوژي CNTFET ميانگين توان مصرفي كل براي شمارنده‌هاي ۴، ۸، ۱۶ و ۳۲ بيتي با پياده‌سازي پيشنهادي به ترتيب ۱.۴، ۱۱.۹۵، ۱۷.۱ و ۱۸.۸۰ درصد كاهش نسبت به شمارنده عادي حاصل شد. سربار سخت‌افزاري براي شمارنده‌هاي گفته شده نسبت به شمارنده عادي به ترتيب ۹.۹، ۹.۵، ۲.۳ و ۱.۶ داراي درصد افزايش مي‌باشد. بنابر نتايج به دست آمده هرچه مساحت مدار بزرگ‌تر شده، سربار سخت‌افزاري كاهش يافته است زيرا سربار مقدار ثابتي مي‌باشد و همچنين توان مصرفي در مدارات بزرگ‌تر بيشتر كاهش يافته است. شبيه‌سازي‌ها به زبان Hspice به كمك ابزار Synopsys Hspice 2014 و Synopsys Cosmosscope 2015 انجام شده‌اند. سيستم عامل بستر پياده‌سازي Windows Server 2016 و سخت‌افزار شامل پردازنده ۱۲ هسته‌اي Intel Xeon X5675 با سرعت 3.06GHz و ميزان حافظه ۳۲ گيگابايت مي‌باشد. سايز تكنولوژي استفاده شده ۳۲ نانومتر و فايل‌هاي تكنولوژي مربوط به تكنولوژي MOSFET از سايت دانشگاه ايالت آريزونا (ASU) و فايل تكنولوژي مربوط به تكنولوژي CNTFET از سايت دانشگاه استنفورد دريافت و مورد استفاده قرار گرفته‌اند