كاهش نرخ خطاي نرم چندگانه مدارهاي تركيبي ديجيتال بر پايه پارامتر حساسيت

خطاهاي گذرا در مدارهاي منطقي، به يكي از مهمترين چالشها براي تكنولوژيهاي آينده سيستمهاي ديجيتال تبديل شده است. پيشبينيها نشان از آن دارد كه نرخ خطاي گذراي چندگانه، ناشي از برخورد يك ذره پرانرژي به سطح تراشهها بيش از نرخ خطاي گذراي تكرخدادي خواهد بود. بنابراين در فرآيند طراحي اين سيستمها، تكنيكهاي بهينهسازي بايد آگاه از خطاهاي گذراي چندگانه انتخاب شوند. در اين مقاله، چارچوبي براي كاهش نرخ خطاي نرم چندگانه در مدارهاي تركيبي ارائه شده است. كاهش نرخ خطا، با افزايش پوشش الكتريكي دروازه- هاي حساس، به كمك اندازهگذاري مجدد آنها صورت ميپذيرد. نتايج نشان ميدهد كه اندازهگذاري مجدد دروازهها در حضور گذارهاي چند- رخدادي موجب بهبود 2X نرخ خطاي نرم در مقايسه با زماني خواهد بود كه اندازهگذاري دروازهها تنها در حضور گذارهاي تك رخدادي انجام ميگيرد.