ارائه يك روش جديد براي افزايش دقت محاسبه ديجيتالي تقسيم بر توان هاي دو

پياده سازي مدارهاي ديجيتال براي هر كاربردي در نهايت منجر به استفاده از بلوك‌هاي پركاربردي چون جمع/تفريق كننده يا ضرب/تقسيم كننده مي‌شود؛ به عنوان مثال فيلترهاي FIR. از ميان اين بلوك ها بلوك ضرب كننده و تقسيم كننده بيشترين پيچيدگي سخت افزاري را به مدار تحميل مي‌كنند و ساده كردن پياده‌سازي آن ها منجر به كاهش قابل ملاحظه در پيچيدگي، توان و سطح مدار خواهد شد. در اين مقاله بلوك تقسيم كننده مورد بررسي و ساده سازي قرار خواهد گرفت. براي ساده كردن عمل تقسيم ديجيتال يك روش تبديل تقسيم مورد نظر با تقريب آن به صورت مجموعي از توان‌هاي منفي دو است چرا كه توان‌هاي منفي دو به صورت شيفت ديجيتال به سادگي قابل تحقق مي‌باشند. اما ايراد بزرگي كه اين روش دارد در خطايي است كه هر بار با شيفت به راست عدد ديجيتال به وجود مي‌آيد و جمع اين خطاها منجر به بروز خطاي قابل ملاحظه در نتيجه محاسبات مي‌شود. در اين مقاله با ارائه يك شيوه جديد سعي در بهبود دقت تقسيم به دو خواهد شد. براي اطمينان از صحت عملكرد، مدار پيشنهادي با استفاده از نرم افزار ISE 14.7 مورد شبيه سازي قرار گرفت و همچنين به صورت عملي روي spartan-6 XC6SLX9 پياده سازي شد و صحت عملكرد آن تأييد شد.