طراحي يك مدار مقايسه¬كننده ديناميكي ولتاژ پايين و سرعت بالا مد ولتاژ

در اين مقاله، يك مقايسه¬كننده ديناميكي ولتاژ پايين و سرعت بالا پيشنهاد شده است. اين مقايسه-كننده از سه طبقه تشكيل شده است. مدار پيشنهاد شده با افزايش طبقات به منظور افزايش سرعت، با تقويت بيشتر سيگنال ورودي و در نتيجه افزايش بيشتر اختلاف ولتاژ سيگنال¬هاي خروجي در طبقه دوم، سرعت عملكرد (تأخير) مقايسه¬كننده در ولتاژ تغذيه پايين¬ بهبود مي¬دهد. همچنين با باياس كردن ترانزيستورها در ناحيه زيرآستانه، توان مصرفي مقايسه¬كننده پايين مي¬باشد. طبق نتايج شبيه¬سازي HSPICE براي مدار پيشنهاد شده به صورت گيت درايو، با تكنولوژي 0.18µm TSMC ، منبع تغذيه 0.9v و فركانس كلاك 500MHz، مدار پيشنهاد شده داراي توان مصرفي 30.3µw مي¬باشد. طبق تحليل گذراي مدار، بر اساس نتايج بدست آمده، تأخير مدار مقايسه¬كننده ديناميك گيت درايو پيشنهاد شده 0.23ns مي¬باشد. در حالي كه اگر مدار به صورت بالك-درايو طراحي گردد يعني سيگنال ورودي به بدنه ترانزيستورهاي ورودي مدار پيشنهاد شده اعمال شود، توان مصرفي مدار پيشنهاد شده تا 10.5µw كاهش مي¬يابد و تأخير تا مقدار 0.5ns افزايش مي¬يابد.