شماره ركورد كنفرانس :
4193
عنوان مقاله :
پيادهسازي الگوريتم RC6 براي كاربردهاي با منابع سخت‌افزاري محدود و نرخ داده متوسط
پديدآورندگان :
ارزاني بيرگاني يحيي Yahya.arzani@gmail.com دانشكده برق، دانشگاه شهيد بهشتي، تهران، ايران؛ , تيمارچي سميه دانشكده برق، دانشگاه شهيد بهشتي، تهران، ايران
كليدواژه :
رمزنگاري , RC6 , FPGA , ابعاد كوچك و بلوك ضرب
عنوان كنفرانس :
نهمين كنفرانس فرماندهي و كنترل ايران
چكيده فارسي :
كاهش عرض مسير داده در ساختارهاي مبتني بر تكرار، يكي از مؤثرترين روش‌ها براي كاهش ابعاد الگوريتم‌هاي رمزنگاري محسوب مي‌شود. الگوريتم RC6 داراي بلوك داده 128 بيتي و شامل عملگرهاي جمع و مجذور پيمانه‌اي، شيفت بشكه‌اي و XOR است. در ساختارهاي مبتني بر تكرار موجود، دو واحد از هر يك از عملگرها موردنياز است و هر دور عمليات در يك كلاك انجام مي‌شود. در اين مقاله براي اولين بار معماري با مسير داده 64 بيتي ارائه‌شده كه تعداد عملگرهاي موردنياز در آن به نصف كاهش‌يافته است. هر دور الگوريتم در اين ساختار دو كلاك به طول مي‌انجامد. پيادهسازي ساختار پيشنهادي نسبت به كوچكترين پيادهسازي موجود به ترتيب 39% و 50% كاهش در تعداد اسلايس و بلوك ضرب را نشان ميدهد. كارايي عملياتي ساختار پيشنهادي نيز برابر 649 Mbps است.
