طراحي و سنتز يك پردازنده جانبي به منظور مرتب سازي اطلاعات با استفاده از حافظه داخلي آرايه هاي برنامه پذير

مرتب سازي داده ها يكي از مسائل مهم در هنگام پردازش اطلاعات ديجيتال مي باشد. بسته به نحوه پياده سازي مرتب كننده، معمولاً سه پارامتر سرعت، سطح اشغالي بر روي تراشه و توان مصرفي از اهميت ويژه برخوردار هستند. وقتي مرتب كننده بر روي آرايه هاي منظقي برنامه پذير (FPGA) پياده سازي شود، از آنجا كه اين بلوك به عنوان يك پردازشگر جانبي در كنار ساير بلوك هاي افزاري قرار مي گيرد، تعداد CLB هاي اشغال شده پارامتري مهم مي باشد. در اين مقاله، از الگوريتم جديدي به منظور پياده سازي مرتب كننده استفاده نموده ايم تا حداقل تعداد CLB ها اشغال گردند. بر خلاف همه الگوريتم هاي قبلي كه از مقايسه كننده به منظور مرتب سازي استفاده مي كنند در اين روش، نيازي به اين بلوك وجود ندارد و عمده پردازش، با كمك حافظه با دسترسي تصادفي انجام مي شود. در نتيجه علاوه بر اينكه تعداد كمتري ازCLB ها بر روي تراشه اشغال شده و ساختار ساده تر مي شود، قابليت اطمينان نيز بالاتر مي رود. به منظور نشان دادن كارايي اين نحوه پياده سازي، سنتز يك مرتب كننده 256 كلمه اي و با طول كلمه 16 بيتي بر روي يك FPGA از نوع Xilinx Spartan3 XC3S1500 انجام شده است.