طراحي و پياده سازي فيلتر FIR موازي بر روي FPGA

پردازش سيگنال در ميان مفاهيم طراحي ديجيتال جايگاه اساسي دارد. اين تكنولوژي در چند سال اخير رشد چشم گيري همراه با ارتقا عملكرد داشته است. استفاده از FPGA به منظور طراحي و ارزيابي پردازش سيگنال ديجيتالي به سيستم اجرايي پر طرفدار تبديل گشته است. از مزاياي FPGA براي ساخت فيلتر ديجيتال مي توان به نرخ نمونه برداري بالا نسبت به چيپ هاي DSP مرسوم، هزينه كمتر نسبت به ASIC براي تعداد متوسط و انعطاف بيشتر نسبت به روش هاي جايگزين اشاره كرد. در اين مقاله روشي براي ساخت فيلتر FIR ديجيتال 20 پله سرعت بالا بر روي FPGA ارائه شده است. در اين روش براي افزايش سرعت فيلتر، از پردازش موازي استفاده شده و از LUT بعنوان جايگزين پر سرعت عمل ضرب، بهره گرفته شده است. براي كاهش حجم سخت افزاري از تقارن مضارب فيلتر استفاده شده است و براي كاهش حجم LUT تكنيكي بكار برده شده است كه سبب كاهش چشم گير حجم سخت افزار آن شد. فيلتر پيشنهادي بر روي Virtex-IV با نرم افزار Xilinx ISE سنتز گرديد و سرعت كلاك 549.753 مگاهرتز و حجم سخت افزاري 894 اسلايس اشغال شده گزارش گرديد. در مقايسه با كارهاي قبل سرعت كلاك افزايش محسوسي يافته است و با تكنيك هاي بكار رفته از افزايش دو برابري حجم سخت افزاري بخاطر 2-موازي سازي ساختار فيلتر جلوگيري گرديد.