طراحي فيلترهاي ديجيتال توان پايين با استفاده از محاسبات تقريبي

low power digital filter design using approximate computing

جمع كننده ها يكي از ساده‌ترين و در عين حال مهمترين مدار محاسباتي در كاربردهاي پردازش سيگنال مي‌باشد. در بيشتر كاربردهاي پردازش سيگنال نيازي به خروجي خيلي دقيق نمي‌باشد و يك جواب تقريبي و نسبتا بهينه كافي است. در اين مقاله يك جمع كننده تقريبي به نام MSCSA ارائه شده است كه براساس جمع كننده تقريبي SCSA[1, 2] طراحي شده است. در اين نوع جمع كننده‌ها هدف اصلي اين است كه از تشكيل زنجيره رقم نقلي جلوگيري شود براي اينكار جمع كننده به بلوكهايي تقسيم ميشوند كه هر بلوك مستقل از بلوك‌هاي ديگر حاصل‌جمع خود را براساس يك رقم نقلي حدسي توليد مي‌كند و سپس حاصل جمع هاي توليدي هر بلوك، حاصل جمع كلي مدار را ايجاد مي‌كنند. در روش پيشنهادي ما نسبت به روش SCSA تغييراتي در ساختار داخل هر بلوك داده شده است كه هم مساحت و هم تاخير جمع كننده بهبود داده شده است به طوري كه ميزان بهبود تاخير با اندازه بلوك 2-بيتي حدود 24 درصد و و بهبود مساحت حدود 20 درصد به دست آمده است.

Adders are one of the simplest and most important computational circuitry in signal processing applications. In most signal processing applications, a very accurate output is not needed and an approximate solution which is relatively optimal, is enough. In this thesis, an approximate adder named MSCSA() is proposed, which is based on an approximate SCSA adder [1, 2]. In this type of adders, the main purpose is to prevent formation of a carry chain and to achieve this, the adder is divided into blocks that each block generates its aggregate independent of other blocks, according to a supposal carry. Then the generated aggregates of each block produces total aggregate of the circuit. In our proposed method,some changes in the inside structure of each block is given related to the SCSA method that both area and adder’s delay are improved so that the delay improvement rate with 2-bit block dimension is about 24% and the area improvement is about 20% .