طراحي و پياده سازي تمام جمع كننده با بهره گيري از توصيف جمع كننده شيخ بهايي و تكنيك GDI

از آنجا كه مدار جمع كننده به عنوان يكي از مدارات پايه اي و پر كاربرد بوده و تمام اعمال اصلي مانند جمع ،ضرب ، تفريق و تقسيم را در پردازنده عهده دار مي باشد، لذا در صورت بهينه سازي اين مدار ، تاثير قابل توجهي در سرعت كل پردازنده ايجاد مي گردد. در همين راستا در اين پژوهش سعي در بهينه سازي طراحي جمع كننده با استفاده از روشي مبتكرانه گرديده است كه اساس اين روش توسط شيخ بهايي در قرن پنجم هجري پايه گذاري شده است و به اين صورت است كه در آن بجاي آنكه از راست به چپ عمليات جمع انجام گيرد از چپ به راست اين عمل صورت مي پديرد و نكته قابل توجه آن اين است كه در اين روش عددي به عنوان رقم نقلي وجود نداشته و به وجود نمي آيد.در نهايت و پس از طراحي مدار با استفاده از نرم افزار cadence و تكنيك GDI بر اساس اصول پايه اي فوق، به مداري با PDP،Delay، Power بهينه براي جمع دو عدد هشت بيت دست يافتيم.