بررسي مدارهاي دومينو داراي شبكه ارزيابي متفاوت در فناوري 16 نانومتر

Survey on Domino circuits with Different Evaluation Network in 16nm Technology

در اين مقاله تكنيكهاي مختلف مداري كه از تغيير شبكه ارزيابي براي بهبود كارايي گيتهاي دومينو عريض استفاده مي كنند بررسي و مقايسه مي گردند. پارامترهاي تاخير، توان مصرفي، مصونيت در برابر نويز و سطح تراشه مصرفي مدارهاي مورد مطالعه با يكديگر مقايسه مي شوند. بدين منظور گيتهاي دومينو عريض با استفاده از مدارهاي مورد بررسي پياده سازي شدند تا مشخص شود كداميك از طرحهاي مداري كارايي بهتري دارد. گيتهاي عريض با استفاده از نرم افزار HSPICE در تكنولوژي 16 نانومتر CMOS در تاخير يكسان شبيه سازي شدند. نتايج شبيه سازيها براي گيتهاي OR عريض نشان مي دهند كه تكنيك مداري دومينو با ترانزيستور پايه ديودي (DFD) نسبت به ساير مدارهاي مورد بررسي بهترين عملكرد را دارد.

In this paper, several circuit techniques in which evaluation network is modified to improve the performance of wide domino gates, are studied and compared. Delay, power consumption, noise immunity and consumed die area of the studied circuits are compared. For this reason, wide domino gates are implemented using these circuits to find which circuit has the best performance. Wide gates were simulated using HSPICE in a 16nm CMOS technology under the same delay. Simulation results for wide OR gates demonstrate diode-footed domino (DFD) shows the best performance compared to other studied circuits.