شماره ركورد كنفرانس :
4707
عنوان مقاله :
طراحي يك مبدل ديجيتال به آنالوگ با ساختار هدايت جرياني و توان مصرفي پايين
پديدآورندگان :
افشاري زهرا z.afshari255@gmail.com دانشكده مهندسي برق، واحد نجف آباد، دانشگاه آزاد اسلامي، نجف آباد، ايران , دولتشاهي مهدي dolatshahi@iaun.ac.ir دانشكده مهندسي برق، واحد نجف آباد، دانشگاه آزاد اسلامي، نجف آباد، ايران
كليدواژه :
ديكدر BT مد جريان , ساختار هدايت جرياني , مبدل ديجيتال به آنالوگ , ﻧﺮخ ﻧﻤﻮﻧﻪﺑﺮداري.
عنوان كنفرانس :
پنجمين كنفرانس ملي مهندسي برق و سيستم هاي هوشمند ايران
چكيده فارسي :
در اين مقاله يك مبدل ديجيتال به آنالوگ با ساختار هدايت جرياني (CS DAC) با قدرت تفكيك پذيري 8 بيت براي كاربردهايي با سرعت بالا و توان مصرفي پايين ارائه شده است. اين طرح، تنها از 4 ديكدر BT 2 بيتي مد جريان (CML) استفاده مي كند. از اين رو، مدارهاي لچ و راه انداز كه در CS DAC متعارف مورد استفاده قرار مي گيرند، در اين طرح حذف مي شوند. اين امر باعث كاهش توان مصرفي، فضاي اشغالي و افزايش سرعت مي شود. مدارCS DAC پيشنهادي در نرم افزار HSPICE و در تكنولوژي 180 nm CMOS شبيه سازي شده است. نتايج شبيه سازي نشان مي دهد كه مقدار SFDR كه بيانگر نسبت توان سيگنال به توان قوي ترين هارمونيك مي باشد، در مدار پيشنهادي در فركانس ورودي MHz 94 و نرخ نمونه برداري MS/s 500 برابر با 52.8 dB مي باشد و توان مصرفي مبدل در ولتاژ تغذيه ي V8/1 برابر mW 7/5 است.
