بررسي طراحي مدارهاي سرعت بالا با استفاده از منطق ديناميك

براي طراحي مدارهاي سرعت بالا از منطق ديناميك استفاده مي شود. اين منطق تعداد ترانزيستورهاي موردنياز در طراحي را كاهش مي دهد. كاهش در تعداد ترانزيستورها منجر به كاهش قابل توجهي در مساحت تراشه افزاره در مقايسه با منطق CMOS استاتيك مي شود. اما عيب اصلي اين منطق مصرف توان اضافي ناشي از فعاليت كليدزني كلاك مي باشد. همچنين اين منطق نياز به اينورتر در خروجي دارد تا از توزيع بار در خروجي جلوگيري نمايد. براي كاهش توان مصرفي مدار منطق ديناميك راهكارهايي از قبيل تركيبي از مدار استاتيك ديناميك، استفاده از دو منبع ولتاژ، و دو ولتاژ آستانه در مقالات پيشنهاد شده است.