طراحي و شبيه سازي تقويت كننده تمام تفاضلي با قابليت راه اندازي بارهاي بزرگ و توان مصرفي كم

در اين مقاله يك تقويت كننده تمام تفاضلي با كارايي بالا و توان مصرفي موثر در تكنولوژي 180 نانومتر CMOS طراحي و توسط نرم افزار HSPICE شبيه سازي شده است. اين تقويت كننده داراي يك مدار فيدبك مد مشترك مي باشد كه در وارونگي زير آستانه باياس شده، بطوريكه اثر بار گذاري روي مدار اصلي ندارد و سطوح ولتاژ مد مشترك را به راحتي تشخيص و حذف مي نمايد، كه اين كار باعث بهبود كميت نسبت رد مد مشترك مدار اصلي مي گردد. اين تقويت كننده در مد كلاس AB كار مي كند و داراي يك مدار جانبي كه به صورت خودكار، سرعت چرخشي را در حدود 20 برابر نسبت به تقويت كننده ساده كلاس AB افزايش مي دهد و باعث بهبود قابليت راه اندازي بارهاي بزرگ تقويت كننده مي گردد. تقويت كننده پيشنهادي از يك مدار جانبي ديگر جهت افزايش بهره تفاضلي در حدود 20 دسيبل نسبت به تقويت كننده ساده و معمولي كلاس AB افزايش مي دهد. نتايج شبيه سازي نشان مي دهند كه مدار پيشنهادي داراي كارايي بالا و داراي ضرايب شايستگي بالايي دارند كه در ادبيات موضوع تحقيق تعريف شده اند، در حاليكه توان مصرفي و اتلافي مدار به شدت كاهش يافته است.