تكنيك هاي تحمل پذيرخطا در طراحي مدارهاي ديجيتال با استفاده از منطق چهارگانه و ترانزيستورهاي چهارگانه

Fault tolerance techniques in digital circuit design using quad logic and quad transistors

پيشرفتهاي روز افزون در فناوري CMOS موجب شده مدارها و سيستمهاي ديجيتال نسبت به روند تغييرات توليد، فرسودگي و يا خطاهاي نرم افزاري بسيار حساس شوند. مطالعات زيادي بر روي تكنيكهاي تحمل پذير خطا با استفاده از افزونگي سخت افزاري صورت گرفته تا قابليت اطمينان بهبود يابد. منطق چهارگانه يا QL، يك تكنيك افزونگي چندگانه درهم آميخته است كه خطاها را از طريق سوييچينگ آنها از وضعيت بحراني به زيربحراني، تصحيح ميكند. با اين حال، QL نميتواند خطاها را در يك يا دو لايه آخر يك مدار تصحيح كند. در مقابل QL، ساختار ترانزيستور چهارگانه (QT) درحالي كه عمليات را در يك مدار انجام ميدهند، خطاها را نيز تصحيح ميكنند. در اين مقاله، يك روش كه QL را با QT تركيب ميكند پيشنهاد مي شود. منطق QL پيشنهادي در تركيب با منطق QT (QLQT) ارائه و ارزيابي شده، سپس با ساير تكنيك هاي تحمل پذير خطا مانند افزونگي ماژولار سه گانه و افزونگي در هم آميخته سه گانه با استفاده از مدلهاي محاسباتي اتفاقي مقايسه مي شود. نتايج نشان ميدهد ساختار QLQT قابليت اطمينان بهتري را نسبت به ساير تكنيك هاي تحمل پذير خطا دارد. اين نتايج، ويژگي هاي مطلوبي را براي پياده سازي تكنيكهاي كارآمد تحمل پذير خطا در طراحي مدارها و سيستم هاي مطمئن ارائه ميكند.

Increasing advances in CMOS technology have made digital circuits and systems very sensitive to manufacturing changes, wear and tear, or software errors. Many studies have been done on fault tolerant techniques using hardware redundancy to improve reliability. Quad logic or QL is an interleaved multiple redundancy technique that corrects faults by switching them from critical to subcritical state. However, QL cannot correct errors in the last one or two layers of a circuit. In contrast to QL, the quad transistor (QT) structure also corrects errors while performing operations in a single circuit. In this paper, a method that combines QL with QT is proposed. The proposed QL logic in combination with QT logic (QLQT) is presented and evaluated, then compared with other fault tolerant techniques such as triple modular redundancy and triple interleaved redundancy using stochastic computing models. The results show that the QLQT structure has better reliability than other fault tolerant techniques. These results provide favorable features for the implementation of efficient fault tolerant techniques in the design of reliable circuits and systems.