شماره ركورد كنفرانس :
5467
عنوان مقاله :
پياده سازي سخت افزاري بهينه الگوريتم JH
پديدآورندگان :
المانى ادريس خلف اللهيبى محمد mohammedalmany99@gmail.com دانشگاه آزاد اسلامي واحد اصفهان (خوراسگان)، اصفهان، ايران , سليمي عاطفه atefeh.salimi@gmail.com دانشگاه آزاد اسلامي واحد اصفهان (خوراسگان)، اصفهان، ايران
كليدواژه :
توابع در هم ساز , رمزنگاري , الگوريتم X11 , سيستم بر تراشه , ZYNQ
عنوان كنفرانس :
اولين كنفرانس بين المللي ايده هاي نو در مهندسي برق
چكيده فارسي :
توابع هش تقريبا در تمام طرح هاي رمزنگاري و پروتكل هاي امنيتي براي ارائه خدمات احراز هويت گنجانده شده اند. يكي از قدرتمندترين و امن‌ترين الگوريتم‌هاي استخراج رمزنگاري در جهان X11 است، الگوريتمي كه بر اساس استفاده از توالي توابع هش مختلف با هدف ارائه بهترين امنيت ممكن براي استخراج ارزهاي ديجيتال طراحي شده است. JH يكي از توابع زير مجموعه X11 است كه در سال 2008 معرفي شد و در بين پنج فيناليست مسابقه بين المللي توسعه استاندارد هش جديد SHA-3 قرار داشت. در اين مقاله هدف ايجاد يك سخت افزار بهينه براي اين الگوريتم است. الگوريتم مورد نظر به صورت سخت افزاري با Vivado با برد توسعه ZC706 پياده سازي شده و مشخصات مربوط به آن استخراج شده است. با توجه به اينكه تعداد سيكل مورد نياز براي انجام در هم سازي 42 سيكل است و تعداد بيت مورد پردازش برابر 512 بيت است، نرخ انجام در هم سازي و راندمان عملياتي طرح براي طرح پياده سازي شده با برد ZC706 براي ساختار تا شده، به ترتيب برابر 5.MHash/s و 2560Mbps و همينطور براي ساختار پايپلاين به ترتيب برابر 9.5 Mhash/s و 4876 Mbps است.
