بررسي مشخصه هاي بلاك ديجيتال در پروسس كرنرهاي مختلف در سطح ترانزيستور

Investigation of digital block characteristics in the different process corners at the transistor level

در اين مقاله يك جمع كننده ي 24 بيتي توسط ترانزيستور هايي با سايز بهينه طراحي شده است. پس از اطمينان از عملكرد صحيح بلاك جمع كننده، مسير بحراني تعيين شده است و در ادامه تأخير اين مسير در پروسس كرنرهاي مختلف محاسبه شده است. علاوه بر آن تأثير ولتاژ منبع تغذيه بر روي تأخير مسير بحراني بررسي شده است. با توجه به نتايج حاصل، كمتر شدن ولتاژ منبع تغذيه ي بلاك، تأخير مسير بحراني در همه ي پروسس كرنر ها افزايش مي يابد. اين تأخير در پروسس كرنر SS از همه ي پروسس كرنر هاي بررسي شده بيشتر است. در قسمت پاياني مقاله نيز تأخير به ازاي نوسانات محلي و سراسري مختلف محاسبه شده است. اين نوسانات شامل تغييرات در ولتاژ، دما و سايز ترانزيستور ها مي باشد. تأثير نوسانات محلي و سراسري در پروسس كرنر هاي مختلف با يكديگر مقايسه شده است. همچنين تأثير نوسانات محلي و سراسري در دو ولتاژ منبع تغذيه بررسي شده است. با توجه به نتايج حاصل، هر چه ولتاژ منبع تغذيه كمتر باشد، پارامتر تأخير مدار نسبت به نوسانات حساس تر است. همچنين ايجاد نوسانات سراسري تأثير بيشتري نسبت به نوسانات ديگر دارد.