پياده سازي بهينۀ رقم نقلي خروجي در مدار تمام جمع كنندۀ يك بيتي مبتني بر تكنيك GDI

چكيده: در اين مقاله طرح مدار يك تمام جمع كننده يك بيتي مبتني بر تكنيك GDI ارائه شده است كه داراي توان پايين ، سرعت بالا و حاصل ضرب توان-تأخير (PDP) بسيار كمي مي باشد. اين مدار بر اساس منطق CMOS طراحي شده و داراي 20 عدد ترانزيستور است. شبيه سازي هاي اين مدار بر پايه تكنولوژي nm 45، ولتاژ تغذيه v 1، فركانسMHz 100 و با استفاده از نرم افزار Hspice انجام شده است. ايده جديدي كه در اين مدار پياده سازي شده در نحوه محاسبه و توليد رقم نقلي (Cout) است. در اين مدار رقم حاصل جمع (Sum) به روش مرسوم محاسبه مي شود، ولي رقم نقلي (Cout) با استفاده از يك تكنيك جديد و بر اساس رقم حاصل جمع (Sum) محاسبه و توليد مي شود. در اين مدار، مكانيزمي متشكل از گيت هاي منطقي مختلف وجود دارد كه تشخيص مي دهد رقم نقلي (Cout) چه مواقعي برابر با رقم حاصل جمع (Sum) و چه مواقعي برابر با معكوس آن ( ) باشد. به اين ترتيب يك خروجي از روي خروجي ديگر محاسبه مي شود. اين تكنيك باعث كاهش توان مصرفي، كاهش تأخير انتشار (افزايش سرعت) و در نتيجه كاهش حاصل ضرب توان-تأخير (PDP) در مدار تمام جمع كننده يك بيتي شده است.