شماره ركورد كنفرانس
568
عنوان مقاله
پياده سازي عملگرهاي جمع و ضرب مبتني بر سيستم اعداد مانده اي با سرعت عمل بالا بر روي تراشه ي FPGA براي مجموعه پيمانه ي جديد { 1 - n - 1 2 & 1 - n 2 & 2 2 }
پديدآورندگان
اشرف زاده امين نويسنده , ملاحسيني اميرصباغ نويسنده
تعداد صفحه
20
كليدواژه
پياده سازي , مجموعه پيمانه , عملگرهاي جمع و ضرب , سيستم اعداد مانده اي با سرعت عمل بالا , تراشه ي FPGA , زبان برنامه نويسي XILINX ISE DESIGN SUITE MODELSIM VERILOG , مجموعه پيمانه ي جديد { 1 - n - 1 2 & 1 - n 2 & 2 2 }
سال انتشار
1395
عنوان كنفرانس
اولين كنفرانس بين المللي چشم اندازهاي نو در مهندسي برق و كامپيوتر
زبان مدرك
فارسی
شماره مدرك كنفرانس
4327897
سال انتشار
1395
از صفحه
1
تا صفحه
20
سال انتشار
1395
لينک به اين مدرک