مرکز منطقه ای اطلاع رساني علوم و فناوري - floor-planning avec des nouvelles techniques d‟optimisation pour les CPLDs

Abstract :

Le présent article à pour but de présenter des techniques novatrice de synthèse, pour les CPLDs dont l architecture est basée sur les Macrocellules. Et ce dans le but de minimiser le nombre de Macrocellules nécessaires à l implantation d‟un circuit, Avec tous les avantages qui en découlent, En l occurrence, la réduction de la surface utilisée et l amélioration de la performance temporelle du circuit. Pour cela, on propose une approche nouvelle basée sur l utilisation simultanée de quatre techniques de synthèse sur un seul et même circuit : en premier lieu la détection du XOR, qui consiste à remplacer une large somme de monômes en une expression réduite et équivalente impliquant la porte XOR. Vient ensuite la technique de duplication logique, a pour principe de placer une fonction primaire combinatoire et un noeud séquentiel enterré de cout logique unitaire dans une et même Macrocellule La technique de foldback, quant à elle, permet de déterminer si un cluster foldback peut être affecté à un bloc PAL, le cluster foldback est définit comme un ensemble de fonction et sous fonctions possédant une somme de littéraux (terme foldback) commune, En dernier lieu vient le choix du complément, qui nous permet de d utiliser l expression la plus optimisé entre une fonction et son complément. Ces techniques ont été appliquées sur un certain nombre de cas qui ont donné lieu à des gains en termes de surface allant jusqu à cinquante cinq pourcent.