طراحي بهينه رمزنگار تكرار كننده‌هاي راديويي ميدان نبرد

Optimal Design of AES encryption for radio repeaters

با گسترش ارتباطات راديويي، امينت اطلاعات در معرض تهديد قرار گرفت. رمزكننده‌ها براي كاهش خطرات ناشي از استفاده نادرست از ارتباطات راديويي بكار گرفته‌شدند. البته رمزكننده‌هايي كه سابقاً در اين حوزه مورد استفاده قرار مي‌گرفتند بسيار ضعيف بودند و به راحتي شكسته مي‌شدند. يكي از الگوريتم‌هاي رمز‌‌ كه اخيراً در سامانه‌هاي ارتباط راديويي مورد استفاده قرار مي‌گيرد، الگوريتم رمزAES است. البته استفاده از اين الگوريتم در ارتباطات راديويي به تازگي متداول شده است و سابقه طولاني ندارد. در اين مقاله روش پياده‌سازي معماري تكراري الگوريتم AES مورد بررسي قرار مي‌گيرد و يك روش جديد براي اجراي كدر و ديكدر الگوريتم AES بر روي سخت‌افزار واحد FPGA پيشنهاد مي‌گردد. براي بررسي نتايج پياده‌سازي هر دو روش، از سه نوع سخت‌افزار مختلف FPGA در دو حالت بهينه ‌شده براي سرعت و حجم استفاده ‌شده است. نتيجه پياده سازي الگوريتم رمز AES به‌ روش پيشنهادي، افزايش گذر‌دهي، صرفه جويي در سخت‌افزار و انرژي مورد نياز است.

With the advent and development of radio communication systems, security and data protection is highly exposed to challenges, threats and abuse. To reduce the damage of abusing radio communications and enhance their security, they should be used encrypted. Generally, encrypted communications used in the field are of conventional type and thus unreliable. One of the encryption algorithms currently used in radio communication systems is the AES cipher algorithm. The use of this algorithm in radio communications has recently become popular. Different ways to implement the AES algorithm are presented, three of which are explored in this paper and finally a new method for the AES algorithm on hardware of the department is recommended. To check the results of the implementation of three architectural styles, three different hardware systems have been employed in two optimized modes for speed and capacity. Architectures studied in this article include iterative, single-phase pipeline and four-phase pipeline architectures. Finally, a new method is proposed for iterative architecture and examined. AES cipher implementation result of the proposed method is required increased causeway, economy in hardware and energy.