شماره ركورد :
1008454
عنوان مقاله :
تقويت كننده لگاريتمي كم مصرف و كم نويز براي كاربرد ضبط سيگنال هاي زيست-پتانسيل
عنوان به زبان ديگر :
A low-power low-noise logarithmic amplifier for bio-potential signal recording applications
پديد آورندگان :
شمسي، حسين دانشگاه خواجه نصيرالدين طوسي , بهرامي، الهام دانشگاه خواجه نصيرالدين طوسي
تعداد صفحه :
9
از صفحه :
73
تا صفحه :
81
كليدواژه :
پتانسيل عمل , پتانسيل ميدان محلي , تقريب تكه اي-خطي , زيست-پتانسيل , كم مصرف
چكيده فارسي :
در اين مقاله يك تقويت­كننده لگاريتمي كم­مصرف با نويز پايين، براي استفاده در بخش جلويي ميكروسيستم­هاي ضبط سيگنال­هاي زيست-پتانسيل، ارائه شده است. به­منظور جلوگيري از افزايش دماي بافت و تخريب آن در حـوالي الـمان كاشتـه­شده، عملكرد كم­مصرف در سيستم­هاي ثبت سيگنال عصبي، بسيار حياتي و مهم است. مشخصه لگاريتمي با استفاده از تقريب­هاي تكه­اي-خطي محقق شده و از ساختار جمع موازي براي پياده­سازي تقويت­كننده استفاده شده است. ساختار تمام تفاضلي به­كارگرفته­شده در تقويت­كننده لگاريتمي، موجب حذف ولتاژ حالت مشترك مي­شود. اين ساختار توانايي توليد خروجي به هر دو صورت جريان و ولتاژ را دارا مي­باشد. براي حذف آفست DC، از سازوكار حذف آفست در حلقه فيدبك استفاده شده است. تقويت­كننده لگاريتمي در فناوريµm 18/0 سي­ماس شبيه­سازي شده است. پياده­سازي مدار توسط رسم جانمايي صورت پذيرفت. نتايج شبيه­سازي پس از جانمايي، CMRR به ميزان dB 2/130 در فركانس Hz 60-50 و نويز ارجاع داده‌شده به ورودي µVrms 22/3در پهناي باند kHz 10-Hz 1/0 را نشان مي­دهد. توان مصرفي تقويت­كننده لگاريتمي µW 96/3 براي يك منبع تغذيه V 2/1 است.
چكيده لاتين :
In this paper a low-power، low-noise logarithmic amplifier is presented in order to use in the front-end of bio-potential recording microsystems. To avoid increasing the temperature and so destruction of the surrounding tissue، low-power performance is critical. The logarithmic characteristic is obtained by using the piece-wise linear approximation and the parallel summation topology. This structure is capable to generate both current and voltage outputs. The offset cancellation mechanism in the feedback loop has been employed to remove the DC offset. The amplifier has been simulated in a 0.18 µm CMOS process. Implementation of the circuit is done by drawing the layout. The post simulation results demonstrate a CMRR of 130.2 dB at 50/60 Hz and an input referred noise of 3.22 µVrms in a band width of 0.1-10kHz. The power consumption is 3.96 µW from a 1.2 V power supply.
سال انتشار :
1395
عنوان نشريه :
مهندسي برق دانشگاه تبريز
فايل PDF :
7447417
عنوان نشريه :
مهندسي برق دانشگاه تبريز
لينک به اين مدرک :
بازگشت