عنوان مقاله :
توليد سلول استاندارد بهينه در تكنولوژي CMOS استاتيك
عنوان به زبان ديگر :
Optimized Standard Cell Generation for Static CMOS Technology
پديد آورندگان :
سماوي، شادرخ دانشگاه صنعتي اصفهان - دانشكده برق و كامپيوتر , تركيان، افسانه دانشگاه صنعتي اصفهان - دانشكده برق و كامپيوتر , خديوي، پژمان دانشگاه صنعتي اصفهان - دانشكده برق و كامپيوتر
كليدواژه :
سلول استاندارد , نفوذ پيوسته , CMOS , روش اهارا , طراحي VLSI
چكيده فارسي :
ساخت يك مدار مجتمع با سطح كمتر، علاوه بر كاهش هزينۀ ساخت لازم، اغلب منجر به اثرات مثبتي در كاهش توان مصرفي و افزايش قدرت پردازش مي شود. براي ساخت يك مدار مجتمع كه قابليت انجام يك تابع منطقي را داشته باشد و در عين حال مساحت كمتري اشغال كند، بايد بتوان آن تابع منظقي را در تكنولوژي CMOS با نفوذ پيوسته ساخت. براي اين كار بايد مسير اويلر پيوسته اي براي آن تابع منطقي به دست آورد. هر انفصال در ناحيۀ نفوذ باعث افزايش مساحت و كاهش كارايي مي شود. براي طراحي يك تابع منطقي در تكنولوژي CMOS ايستا، روشهاي مختلفي ارائه شده كه اكثر آنها بر پايه روش اهاراست. در اين مقاله الگوريتمي ارائه شده كه براي يك تابع منطقي مي تواند مسير اويلر را پيدا كند و ساخت مدار مجتمع را با نفوذ پيوسته و حداقل سطح، امكانپذير مي سازد. چنانچه تابع مورد نظر به هيچ عنوان مسير اويلر پيوسته اي نداشته باشد مي توان، زير مسيرهاي اويلر غيرپيوسته اي به دست آورد. علاوه بر آن، الگوريتم پيشنهاديف اطلاعات كاملي از مسير اويلر پيدا شده ارائه مي دهد كه به انجام جانمايي و ساخت مدار مجتمع آن تابع منطقي، كمك مي كند.
چكيده لاتين :
Fabrication of an integrated circuit with smaller area, besides reducing the cost of manufacturing, usually causes a reduction in the power dissipation and propagation delay. Using the static CMOS technology to fabricate a circuit that realizes a specific logic function and occupies a minimum space, it must be implemented with continuous diffusion runs. Therefore, at the design stage, an Eulerian path should be found for the logic function. Every discontinuity causes an increase in the area as well as a reduction in the clock rate and performance. The realization of a logic function using the static CMOS technology is done through different methods, most of which are based on the Ueharas method. In this paper, an algorithm is suggested that finds the Eulerian path and allows the implementation of the circuit with continuity in the diffusion region that results in minimum area. In a case where there is no Eulerian path, the possible sub-paths are found. In addition, the algorithm gives information that helps the layout generation.
عنوان نشريه :
روشهاي عددي در مهندسي
عنوان نشريه :
روشهاي عددي در مهندسي