مقايسه عملكرد الگوريتم هاي ابتكاري IPO ،GA و IPO به منظور طراحي بهينه مدار تغيير دهنده سطح

Compare the Performance of Heuristic Algorithms GA, IPO and PSO for Optimal Design of the LEVEL SHIFTER Circuit

كارآيي روش هاي بهينه سازي با استفاده از الگوريتم هاي هوشمند، تمايل محققين را براي استفاده از آنها در مسائل پيچيده مهندسيي به صورت چشمگيري افزايش داده است. در اين مقاله، مقايسه عملكرد سه الگوريتم مبتني بر هوش جمعي IPO و PSO و روش تكاملي GA براي محاسبه پهناي كانال (w) ترانزيستورها در يهت مجتمع سازي بهتر و به منظور بهبيود توان مصرفي و تأخير مدار تغيير دهنده سطح ( LEVEL SHIFTER) در تغيير سطح ولتاژ 0/4 به 3 ولت تكنولوژي CMOS و 0/35 ميكرومتر مورد ارزيابي قرار گرفت. نتايج شبيه سازي براي مدار نمونه نشان مي دهد كه مقدار توان مصرفي 0/222 نانو وات و تأخير 9/113 نانو ثانيه با الگوريتم PSO، توان مصرفي 0/39 نانو وات و مقدار تأخير برابر با 3/741 نانو ثانيه با الگوريتم IPO و مقادير 0/235 نانو وات و 3/711 نانو ثانيه با الگوريتم GA حاصل مي شود كه در مقايسه با راهكارهاي ارائه شده در پژوهش هاي قبلي، علاوه بر بهبود چشمگير توان و تأخير، كمينه شدن wها نيز حاصل شده است. كليه پياده سازي هاي مقاله در نرم افزار متلب و شبيه سازي ها در محيط اچ اسپايس انجام گرفته است.

The powerfulness and effectiveness of the optimization methods are motivations of the researchers to use them in complex engineering problems. In this paper, the performance of the three optimization algorithms based on swarm intelligence ( IPO, PSO) and evolutionary technique (GA) for calculation the channel's widths of the transistors were evaluated compared with each others. The fitness functions are defined in order to the better integration and to improve the power consumption and delay of Level Shifter circuit (LS) with changing the voltage level of 0.4 to 3 volts using 0.35-um CMOS technology .Simulation results for the sample circuit show that it reach a power consumption of 0.222pW and a delay value of 9.113ns with PSO algorithm, a power consumption of 0.39 nW and delay value of 3.741 ns with IPO algorithm, and values of 0.235 nW and 3.711 ns whit GA algorithm. In addition to a dramatic improvement in power and delay, minimum of channel's widths also were obtained. All implementations of paper were performed in MATLAB and HSPICE.