مشخصه‌سازي ادوات نانوالكترونيك تحمل‌پذير اشكال چند ورودي- چند خروجي با استفاده از آتاماتاي سلولي كوانتومي

Characterization of fault tolerance multi input-multi output nanoelectronic devices using Quantom Cellular Automata QCA

نقاط كوانتومي كه به عنوان نانو ذرات نيمه رسانا نيز شناخته مي شوند، داراي خواص الكتريكي، نوري و فيزيكي منحصر به فردي مي باشند.آتاماتاي سلولي كوانتومي QCA تكنولوژي نوظهوري است كه از نقاط كوانتومي براي محاسبات ديجيتال بهره مي گيرد و اطلاعات باينري را به صورت نحوه قرارگيري بار در سلول، به جاي سطوح ولتاژ كدگذاري مي كند. اين تكنولوژي مي تواند منجر به كاهش ابعاد مدارات ديجيتال، كاهش توان مصرفي و افزايش فركانس clockشود. از طرف ديگر، مدارات نانوالكترونيك بايد به صورت تحمل پذير اشكال طراحي شوند كه بتوانند در مقابل اشكال ها مقاوم بوده و آن ها را پوشش دهد؛ در نتيجه به ادوات تحمل پذير اشكال در طراحي مدارات نياز خواهيم داشت. در اين تحقيق يك مدار تمام جمع كننده قابل گسترش به جمع كننده دوبيتي و چهاربيتي تحمل پذير اشكال ارائه شده است. اين طراحي در پارامترهاي تعداد سلول ها، تاخير، پيچيدگي مدار و ميزان استحكام نسبت به ساير مدارات مشابه پيشرفت قابل توجهي دارد. درستي عملكرد طراحي پيشنهادي با استفاده از شبيه سازي كامپيوتري اثبات شده است، به طوري كه روش پيشنهادي استحكام و كارايي بسيار بالايي را ارائه مي كند.

Quantum-dot cellular automata QCA is a new technology that encodes binary information with the state of electrons instead of voltage levels. QCA computations present ultra-low power consumption. High speed and density construction. Majority voter and inventor are most important gates in this technology and other gates and circuits are implemented with them. In other hand, circuits must be designed fault tolerant in order to work comely against defects. So we need to have tolerant elements in design circuits. One of the fundamental circuits is full adder. Some circuits can be implemented with it such as adders. In this research, we design a novel fault tolerance adder. Full adder is implemented in single layer without wire crossing Boolean expressions and one three-input majority gate and one five-input majority gate are used. The proposed design have significant improvement in terms of area, complexity, latency and cell count in comparison to previous designs