شماره ركورد :
1067729
عنوان مقاله :
طراحي رجيستر فايل توان- پايين در فناوري 90 نانومتر CMOS
عنوان به زبان ديگر :
Low-Power Register File Design in 90nm CMOS Technology
پديد آورندگان :
آسيايي، محمد دانشگاه دامغان - دانشكده فني و مهندسي
تعداد صفحه :
13
از صفحه :
69
تا صفحه :
81
كليدواژه :
رجيستر فايل , مدارهاي ديناميكي , خطوط بيت محلي و سراسري , مصونيت در برابر نويز
چكيده فارسي :
عمده توان مصرفي در رجيستر فايل‌هاي سريع مربوط به مسيرهاي خواندن است كه با استفاده از مدارهاي ديناميكي پياده سازي مي‌شوند. از اين‌رو، يك تكنيك مداري جديد در اين مقاله پيشنهاد مي‌شود كه بدون كاهش چشمگير سرعت و مصونيت در برابر نويز، توان مصرفي رجيستر فايل‌ها را كاهش مي‌دهد. در مدار ديناميكي پيشنهادي، شبكه پايين‌كش به چند شبكه كوچكتر تقسيم مي‌شود تا عملكرد مدار افزايش يابد. همچنين شبكه هاي پايين‌كش با استفاده از ترانزيستورهاي NMOS پيش بار مي‌شوند تا دامنه نوسان ولتاژ و در نتيجه توان مصرفي كم شود. با استفاده از مدار پيشنهادي، يك رجيستر فايل با 64 كلمه 32 بيتي، دو پورت براي خواندن و يك پورت براي نوشتن پياده سازي مي‌شود. رجيستر فايلهاي مورد مطالعه با استفاده از نرم افزار HSPICE در تكنولوژي 90 نانومتر CMOS و با بكارگيري ترانزيستورهايي با ولتاژ آستانه كم شبيه سازي شدند. نتايج شبيه سازي براي رجيستر فايل‌ها نشان مي‌دهند كه تحت مصونيت در برابر نويز يكسان، توان مصرفي و تاخير در رجيستر فايل پيشنهادي به ترتيب 37% و 36% نسبت به رجيستر فايل متداول كاهش يافته است.
چكيده لاتين :
The main portion of the power consumption in high speed register files is related to read out paths which are implemented using the dynamic circuits. For this reason, a new dynamic circuit technique is proposed in this paper to reduce the power consumption of the register files without significant speed and noise immunity degradation. In the proposed dynamic circuit, the pull down network is partitioned to the some smaller pull down networks to increase the circuit performance. Moreover, pull-down networks are precharged using NMOS transistors to reduce the voltage swing and hence decrease the power consumption. A 64-word x 32-bit 2-read, 1-write ported register file is implemented using the proposed circuit technique. Simulation of register files are performed using HSPICE simulator in low-Vth 90-nm CMOS technology model. Simulation results demonstrate 37% and 36% reduction in power and delay respectively at the same noise immunity compared to the conventional register file.
سال انتشار :
1397
عنوان نشريه :
مدل سازي در مهندسي
فايل PDF :
7603738
عنوان نشريه :
مدل سازي در مهندسي
لينک به اين مدرک :
بازگشت