روش بهينۀ تصحيح سريع ديجيتالي خطا در مبدل آنالوگ به ديجيتال خط لوله با الگوريتم DLMS

Optimal fast digital error correction method of pipelined analog to digital converter with DLMS algorithm

در اين مقاله، با استفاده از الگوريتم جستجو كننده تكاملي DLMS سرعت همگرايي الگوريتم تصحيح خطاي ديجيتالي در تصحيح خطاي عدم تطابق خازن­ها، بهره محدود و غيرخطي تقويت­كننده به ميزان قابل توجهي افزايش يافته است. براي اين منظور ابتدا مبدل آنالوگ به ديجيتال 16 بيتي خط­ه لوله به صورت معكوس در حوزه ديجيتال مدل­سازي شده است. مدل ديجتال به دست آمده يك فيلتر FIR با 16 وزن قابل تنظيم مي­باشد. جهت تنظيم وزن­ هاي فيلتر FIR الگوريتم تصحيح خطا به سه مرحله تقسيم شده و در هر مرحله تعدادي از وزن ­هاي فيلتر توسط الگوريتم DLMS تنظيم خواهند شد. در مجموع الگوريتم تصحيح خطا با 3000 بار تكرار در طي سه مرحله همگرا مي­شود. الگوريتم DLMS با استفاده از كدهاي سنتزپذير با زبان Verilog HDL شبيه­ سازي شده و قابل پياده­ سازي است. تقسيم الگوريتم تصحيح خطا به سه مرحله سبب بهبود كيفيت تصحيح خطا و كاهش توان مصرفي خواهد شد. همچنين در اين مقاله مدار MDAC بهينه ­اي جهت طراحي مبدل خط­ لوله پيشنهاد شده و الگوريتم تصحيح خطا بر اساس همين مدار طراحي گرديده است.

In this paper, convergence rate of digital error correction algorithm in correction of capacitor mismatch error and finite and nonlinear gain of Op-Amp has increased significantly by the use of DLMS, an evolutionary search algorithm. To this end, a 16-bit pipelined analog to digital converter was modeled. The obtained digital model is a FIR filter with 16 adjustable weights. To adjust weights of FIR filter, error correction algorithm was divided into three stages and in each stage, the number of filter weights were adjusted by DLMS algorithm and totally the error correction algorithm is converged through 3000 repetitions in three stages. The DLMS algorithm was simulated using synthesizable RTL code in Verilog HDL and may be implemented. The division of the error correction algorithm into three stages led to improve the error correction and reduce the power consumption. Moreover, an optimum MDAC circuit has been proposed for designing pipelined converter and based on this circuit the error correction algorithm has been designed.