طراحي مدولاتور دلتا سيگماي متعامد پيشخور زمان پيوسته با حذف جمع كننده به روشي جديد براي گيرنده‌هاي LOW-IF كم‌مصرف

در اين مقاله يك مدولاتور دلتا سيگماي متعامد (QDSM) پيشخور(FF) زمان پيوسته (CT)مرتبه سه پايين‌گذر(LP) طراحي‌شده و بلوكه‌اي جمع‌كننده اين ساختار با روش جديد سيستمي حذف شده‌اند. در اين روش، تابع تبديل مدولاتور بدون تغيير باقي مي‌ماند. در نتيجه، با وجود اين‌كه محدوديت‌هاي ناشي از جمع‌كننده‌ها روي حلقه فيلتر رفع شده و مصرف توان و سطح تراشه كاهش يافته است، كارآيي مدولاتور كاهش پيدا نمي‌كند. مدولاتور طراحي‌شده براي استاندارد WCDMA با فركانس مركزي 1 مگاهرتز و پهناي باند 2 مگاهرتز در تكنولوژي 180nm CMOS در سطح مدار پياده‌سازي شده‌است. نرخ سيگنال به نويز طيف خروجي اين مدولاتور با كوانتايزر سه بيتي و به ازاي نرخ فرانمونه‌برداري 32، برابر 75.9 دسي‌بل است. ضريب شايستگي (FOM) مدولاتور طراحي‌شده نسبت به نمونه‌هاي قبلي بيش از 10% بهبود يافته و به مقدار  pj/conv) 0.339) رسيده است.