مدار ديناميكي جديد براي طراحي مقايسه‌كننده نشانه توان پايين

در اين مقاله يك مدار ديناميكي جديد براي كاهش توان مصرفي مقايسه‌كننده‌هاي نشانه پيشنهاد مي‌شود. براي كاهش توان مصرفي در مدار ديناميكي پيشنهادي از ترانزيستورهاي NMOS براي پيش‌بار گره ديناميكي استفاده شده است. بدين طريق دامنه تغييرات ولتاژ گره ديناميكي كم شده و توان مصرفي كاهش مي‌يابد. شبيه‌سازي گيت‌هاي OR عريض و مقايسه‌كننده‌هاي نشانه 40 بيتي با استفاده از نرم‌افزار HSPICE در فناوري 90 نانومتر CMOS انجام شده است. نتايج شبيه‌سازي گيت‌هاي OR 32 بيتي در تأخير يكسان، 42% كاهش توان و 1.68 برابر بهبود مصونيت در برابر نويز را نسبت به مدار ديناميكي متداول نشان مي‌دهند. همچنين نتايج شبيه‌سازي بيانگر 52% و 16% كاهش به‌ترتيب در توان مصرفي و تأخير مقايسه‌كننده نشانه پيشنهادي نسبت به نوع متداول آن تحت مصونيت در برابر نويز يكسان است.