كاهش احتمال خطاي نوشتن در حافظه‌هاي STT-RAM مبتني بر اثر دمايي و با بهره‌گيري از روش دوگان‌سازي منابع ولتاژ

يكي از مهم‌ترين مشكلات حافظه‌هاي STT-RAM امكان بروز خطا در اين حافظه‌ها است. از عوامل اصلي رخداد خطا در اين حافظه‌ها مي‌توان به نوسانات فرايند ساخت، نوسانات دمايي و وابستگي رخداد خطا به توزيع داده‌اي اشاره كرد و بنابراين احتمال رخداد خطا با توجه به داده موجود در هر سلول با سلول ديگر متفاوت خواهد بود. روش‌هاي ارائه‌شده موجود عموماً بدون در نظر گرفتن رفتار حافظه در شرايط فيزيكي مختلف، اقدام به حل مشكلات حافظه‌ها كرده‌اند كه در نتيجه با سربار زيادي در توان و مساحت همراه هستند. بنابراين نياز به ارائه روشي احساس مي‌شود كه در سطوح پايين‌تر، احتمال رخداد خطا را در هنگام عمل نوشتن كاهش دهد، با در نظر گرفتن اين امر كه سربار توان غير قابل قبولي ايجاد نكند. به منظور كاهش رخداد خطاي نوشتن و همچنين پيش‌گيري از سربار توان زياد، پيشنهادي ارائه شده كه با توجه به داده، مسير جداگانه‌اي براي نوشتن در نظر خواهد گرفت. هر كدام از مسيرها مشخصه‌اي مطابق با داده خواهند داشت كه در نهايت منجر به كاهش حداكثري خطاي نوشتن مي‌شود. در اين راستا از مشخصه دمايي سلول براي كاهش زمان عمليات نوشتن بهره گرفته خواهد شد. شبيه‌سازي‌ها نشان مي‌دهد كه اعمال اين روش منجر به كاهش 11.38% زمان نوشتن در سلول حافظه شده كه اين دستاورد بدون سربار مساحت و يا توان نسبت به روش‌هاي موجود حاصل شده است.