كاهش سخت ‌افزار و توان نويز كوانتيزه در مدولاتورهاي دلتا - سيگماي ديجيتال و پياده سازي توسط زبان توصيف سخت‌افزار VHDL

Decrease in Hardware Consumption and Quantization Noise of Digital Delta-Sigma Modulators and Implementation by VHDL

در اين مقاله يك ساختار جديد براي مدولاتور دلتا - سيگماي ديجيتال پيشنهاد شده است، كه علاوه­ بر كاهش سخت‌ افزار مبتني بر روش تو در تو، سطح توان نويز كوانتيزه خروجي و شاخك­ هاي موجود در آن نسبت به معماري­ هاي قبلي كاهش يافته است. به­ منظور كاهش تاخير مدار، توان مصرفي و افزايش فركانس بيشينه از جمع ­كننده­ هاي پايپ ­لاين و پرش رقم ­نقلي استفاده شده است. شبيه­ سازي ساختار پيشنهادي نشان مي­ دهد كه نويز كوانتيزه dB 15 نسبت ­به معماري مرسوم كاهش مي يابد. همچنين نتايج پياده ­سازي ديجيتال كاهش 20% سخت­ افزار، 15% توان مصرفي و افزايش 3 برابري فركانس كاري بيشينه را گزارش مي­ دهد.

A new structure is presented for digital delta-sigma modulator (DDSM). Novel architecture decreases hardware consumption, output quantization noise and spurs in Comparison to previous architectures. In order to reduce the delay, power consumption and increase maximum working frequency, the pipelining technique and the carry skip adder are used. Simulation proposed architecture shows that the quantization noise is declined as 15dB compared to 13-bit conventional third-order modulator. Furthermore, the results of digital implementation report significant reduction in the hardware consumption, the power consumption and increase 3 times in the maximum working frequency.