شماره ركورد :
1127531
عنوان مقاله :
مرجع جريان µA100 با ضريب تغييرات دمايي پايين مبتني بر تركيب ترانزيستورهاي زيرآستانه و اشباع
عنوان به زبان ديگر :
A 100µA Low Temperature Coefficient Current Reference with Composition of Subthreshold and Saturation Transistors
پديد آورندگان :
شيخي، امين دانشگاه زنجان - دانشكده مهندسي برق و كامپيوتر، زنجان , گودرزي، فرشاد دانشگاه زنجان - دانشكده مهندسي برق و كامپيوتر، زنجان , طوفان، سيروس دانشگاه زنجان - دانشكده مهندسي برق و كامپيوتر، زنجان
تعداد صفحه :
10
از صفحه :
1711
تا صفحه :
1720
كليدواژه :
آينه جريان كسكودي , ضريب تغييرات دمايي , مرجع جريان
چكيده فارسي :
در اين مقاله يك مرجع جريان با تكنيك تركيب ساختار ترانزيستورهاي اشباع و زيرآستانه ارائه مي‌شود. در اين كار ابتدا با هريك از اين ساختارها جريان‌هاي PTAT و CTAT توليد و با يكديگر تركيب شد. سپس براي دستيابي به ضريب تغييرات دمايي پايين جريان‌هاي خروجي اين دو ساختار با ضرايب مناسبي جمع گرديد تا يك جريان مرجع برابر با µA100 به دست آيد. مدار پيشنهادي براي اين مرجع جريان در تكنولوژي 0.18μm CMOS TSMC طراحي و جانمايي آن به ابعاد 177.4μm×180.5μm در نرم‌افزار Cadence رسم و مدار استخراج شده از آن شبيه‌سازي شد. نتايج شبيه‌سازي نشان دادند كه اين مرجع جريان در بازه دمايي ºC40- تا ºC120 براي حالت TT داراي ضريب تغييرات دمايي ppm/ºC3.68 مي‌باشد. علاوه بر اين، ميانگين ضريب تغييرات دمايي آن براي 1000 بار تكرار مونت كارلو برابر ppm/ºC 16.384 است. همچنين نتايج شبيه‌سازي نشان داد كه اين مدار نسبت به تغيير يك ولتي ولتاژ تغذيه داراي حساسيت 2.9% مي‌باشد. ولتاژ دو سر اين مرجع جريان در 98% مقدار نامي خود برابر mV396 است. توان مصرفي اين مدار در ولتاژ تغذيه V8/1 برابر 39.67µW است.
چكيده لاتين :
This paper presents a current reference circuit by employing the combination of the saturated and subthreshold transistors structures. At first, using these two structures PTAT and CTAT currents were generated and combined with together. Then to achieve low temperature variation coefficient, proper coefficients of the output currents of these two structures were combined leading to 100µA current reference. This current reference was post layout simulated in the 0.18μm CMOS TSMC technology with Cadence software and its layout size was 177.4μm×180.5μm. Post layout simulation results show that this current reference has a 3.68 ppm/°C variation in the temperature range of -40 to 120 Celsius degrees for TT transistors. In addition, its average temperature variation coefficient is 16.384 ppm/°C for 1000 iterations of Monte Carlo simulation. This circuit has a 2.9% sensitivity per one volt change of the supply voltage. This reference require to 396 millivolts headroom voltage to reach the 98% of the nominal current value. The power consumption of this circuit at the supply voltage of 1.8V was 39.67µW
سال انتشار :
1398
عنوان نشريه :
مهندسي برق دانشگاه تبريز
فايل PDF :
7824713
لينک به اين مدرک :
بازگشت