عنوان مقاله :
طراحي مبدل زمان به ديجيتال با قابليت تفكيك بالا مبتني بر ورنير موازي با ساختار حلقوي
عنوان به زبان ديگر :
A High Resolution, Time-to-Digital Converter Design Based on Parallel Vernier Ring
پديد آورندگان :
دولت آبادي، سهيلا دانشگاه شهيد باهنر كرمان - دانشكده مهندسي برق، كرمان، ايران , صانعي، محسن دانشگاه شهيد باهنر كرمان - دانشكده مهندسي برق، كرمان، ايران
كليدواژه :
قابليت‌تفكيك , مبدل زمان به ديجيتال , كاهش توان , ورنير موازي , مسدودكردن سيگنال
چكيده فارسي :
در اين مقاله يك مبدل زمان به ديجيتال مبتني بر ورنير موازي با ساختار نوسان‌ساز حلقوي ارائه شده است. المان‌هاي تأخير به‌صورت موازي در دو نوسان‌ساز حلقوي با فركانس متفاوت قرار داده شده‌اند. تفاوت تأخير طبقات مبدل زمان به ديجيتال به‌دليل استفاده از المان‌هاي تأخير موازي مي‌تواند كمتر از تأخير يك معكوس‌كننده باشد. در مبدل زمان به ديجيتال پيشنهادي با استفاده هم‌زمان از المان‌هاي تأخير موازي و روش ورنير مي‌توان به قابليت‌تفكيك بالايي دست يافت. براي كاهش توان مصرفي از روش مسدودكردن سيگنال استفاده شده است. در اين روش زماني كه سيگنال پس‌فاز به سيگنال پيش‌فاز برسد، با مشخص‌شدن كد ديجيتال خروجي، سيگنال كنترلي فعال شده و نوسانات دو نوسان‌ساز حلقوي متوقف مي‌گردد، درنتيجه باعث جلوگيري از اتلاف توان مصرفي مي‌شود. نمونه 6 بيتي از مبدل زمان به ديجيتال پيشنهادي در تكنولوژي 65 نانومتر سيماس استاندارد شبيه‌سازي شده و قابليت تفكيك ps1، در ولتاژ تغذيه V1، متوسط توان مصرفي uW382، مساحت تراشه um22269 و نرخ نمونه‌برداري Ms/s600 به‌دست‌آمده است.
چكيده لاتين :
In this paper a time-to-digital converter, based on parallel vernier ring oscillator is presented. The delay elements have been applied in parallel form to two ring oscillators with different frequencies. The delay difference of the time-to-digital converter stages’ can be less than an inverter delay’ because of using parallel elements. simultaneous use of parallel delay elements and vernier method, The proposed time-to-digital converter can be achieved high resolution. The signal gating method is used to reduce power consumption. In this method, when the lag signal reaches the lead one, by determining the digital output code, the control signal is activated and stops the fluctuations in two ring oscillators, thus it prevents power dissipation. A typical 6 bit time-to-digital converter with the proposed method is simulated in 65nm standard CMOS technology. 1ps resolution, 382uW average power consumption, 2269um2 chip area and 600Ms/s sampling rate is obtained under 1V power supply.
عنوان نشريه :
مهندسي برق دانشگاه تبريز
