طراحي يك مدار ضرب‌كننده آنالوگ برمبناي حلقه translinear در حالت جريان با توان مصرفي پايين و دقت بالا

A New Highly Accurate Translinear Based CMOS Multiplier in Current Mode with Low Power Dissipation

در اين مقاله يك مدار ضرب‌كننده CMOS آنالوگ چهار ربع جديد در حالت جريان كه مبتني بر دو جفت حلقه translinear دوگان مي‌باشد ارائه مي‌گردد. ويژگي‌هاي مهم مدار عبارتند از پهناي باند بالا، توان مصرفي كم و آزادبودن از اثر بدنه،كه علت اصلي آن دوگان بودن مدار به اين صورت كه در هر حلقه translinear دوگان از دو NMOS و دو PMOS استفاده شده است. علاوه‌بر اين، اعوجاج هارمونيك ناشي از ناهمگوني در سيگنال‌هاي ورودي (IX , IY)، پارامترهاي هدايت انتقالي(K) و ولتاژ آستانه (Vth) مورد بحث قرار گرفته است كه نتايج حاكي از اين است كه مدار در برابر ناهمگوني بسيار مقاوم مي‌باشد. به‌منظور بررسي عملكرد درست مدار ضرب‌كننده، از آن در دو كاربرد پراستفاده يعني مدولاتور دامنه و دو برابركننده فركانس استفاده شده است كه نتايج شبيه‌سازي آن ارائه شده است. اين مدار با استفاده از شبيه ساز HSPICE با مدل TSMC مرحله 49 (BSIM3v3) در تكنولوژي 0.18 ميكرومتر استاندارد CMOS طراحي و شبيه سازي شده است. كه نتايج حاكي از خطاي غيرخطي 0.62 درصد، اعوجاج هارمونيك كل 1/1 در فركانس 1 مگا هرتز، پهناي باند 1.15 گيگا هرتز و حداكثر توان مصرفي 93.7 ميكرو وات مي‌باشد.

This paper deals with a new strategy for design of analog multiplier which operates in four quadrant. The proposed circuit employs the dual translinear principle with composition of NMOS and PMOS transistors, simultaneously. The important achievements of the circuit are its wide bandwidth, low power consumption as well as the body effect free performance. In order to demonstrate efficiency of the circuit, harmonic distortion analysis due to the mismatch in input signals (IX , IY), transconductance parameters (K) and threshold voltage (Vth) are discussed in detail, and the obtained relations verify the simulation results and indicate the robustness of the circuit in the presence of mismatch. Also, to validate the circuit performance, it is used in two useful applications of amplitude modulator and frequency doubler, and the simulation results of them are presented. Additionally, the Monte Carlo analysis for transistor parameters as well as the temperature variation results demonstrate stable performance of the circuit. This circuit is designed and simulated using HSPICE software with TSMC and level 49 parameters (BSIM3v3) in 180nm technology. The simulation results demonstrate a linearity error of 0.69%, a THD of 1.05% in 1MHz, a -3dB bandwidth of 1.17GHz and a maximum power consumption of 93µW.