عنوان مقاله :
طراحي ALU تحمل‌پذير اشكال با روش جديد پياده‌سازي كد برگر
عنوان به زبان ديگر :
Fault Tolerant ALU Designing based on New Implementation of Berger Code
پديد آورندگان :
توحيدي گل، احمد دانشگاه علم و صنعت - دانشكده مهندسي برق و كامپيوتر، تهران، ايران , اميدي، رضا دانشگاه زنجان - دانشكده فني مهندسي – گروه برق، زنجان، ايران , محمدي، كريم دانشگاه علم و صنعت - دانشكده مهندسي برق و كامپيوتر، تهران، ايران
كليدواژه :
تحمل‌پذيري اشكال , افزونگي زماني , مدار حالت جريان , كد باقيمانده , كد برگر
چكيده فارسي :
واحد محاسبه و منطق از حساس‌ترين واحدهاي سازنده يك پردازنده است كه اكثر دستورهاي يك پردازنده توسط اين بخش انجام مي‌شود. افزونگي زماني يكي از مناسب‌ترين روش‌هاي مقابله با خطاي گذرا است. در اغلب روش‌هاي افزونگي زماني لازم است ابتدا خطا آشكار شود، بنابراين وجود مدارهاي آزمون در كنار روش‌هاي افزونگي زماني ضروري است. از بزرگ‌ترين ايرادهاي مدارهاي آزمون سربار سخت‌افزاري بالاي اين مدارها است كه باعث مي‌شود طراحان در طراحي مدارهاي كوچك مجبور به استفاده از روش‌هاي غيرمعمول شوند. در اين مقاله روش جديدي براي پياده‌سازي مدار چك كننده برگر ارائه‌شده است در اين روش از مدارات حالت جريان جهت پياده‌سازي كد برگر استفاده‌شده است كه ويژگي‌هاي آن سرعت بالاتر و سخت‌افزار موردنياز كمتر است. با توجه به نتايج توان مصرفي مدار پيشنهادي نسبت به مدار ديجيتال به‌طور متوسط تا حدود 51 درصد كاهش‌يافته است و سطح اشغالي مدار آزمون حالت جريان 74.3 درصد كمتر از سطح مصرفي مدار معادل ديجيتال است. به‌طور متوسط هزينه مدار برگر حالت جريان (حاصل‌ضرب توان مصرفي در تأخير و سطح مصرفي)، 91 درصد كمتر از پياده‌سازي برگر ديجيتال معادل است.
چكيده لاتين :
ALU is one of the most sensitive units of a processor, which most of the instructions of a processor are executed by this section. In most of the Architecture methods for mitigation of fault such as temporal redundancy, it is necessary to detect the errors first. Hardware overhead of test circuits is one of the most important disadvantages for testing small circuits which makes designers to use unusual methods in the design of small circuits. In this Article, a new implementation method for Berger code has been used to detect the error and compared with the previous method that is based on the Berger code. In the proposed method, the current mode circuits are employed to reduce the cost of the Berger code implementation. This circuit has higher speed and less hardware complexity than conventional implementations of Berger code. According to the result of this article, the Power of current mode Berger has been reduced at a rate of 51%, and the area of current mode Berger has been reduced at a rate of 74.3% and also the total cost of the Berger circuit (Power*Delay*Area) has been reduced at a rate of 91%.
عنوان نشريه :
مهندسي برق دانشگاه تبريز
