ارائه معماري سبك‌ وزن براي رمز احراز اصالت‌شده COLM و پياده‌سازي آن روي بسترهاي FPGA و ASIC

Lightweight Architecture for COLM Authenticated Ciphers and Implementation on FPGA and ASIC

طرح‌هاي رمزنگاري احرازاصالت‌شده دو سرويس محرمانگي و جامعيت را هم‌زمان فراهم مي‌كنند. مسابقه سزار با هدف طراحي اين رمزها در حال برگزاري است. يكي از معيارهاي انتخاب طرح نهايي اين مسابقه در كنار امنيت، عملكرد سخت‌افزاري كانديداها در محيط‌هاي با منابع محدود است. در اين مقاله براي اولين‌بار براي رمز احراز اصالت‌شده COLM از دور نهايي مسابقه سزار، يك معماري سخت‌افزاري سبك‌وزن 8-بيتي و سازگار با واسط برنامه‌نويسي كاربردي نسخه 2 ارائه شده‌است. به‌دليل اين‌كه طرح COLM از رمز AES به‌عنوان اوليه استفاده مي‌كند، از معماري سبك‌وزن Atomic-AES سازگار شده با قوانين مسابقه سزار استفاده شده‌است. براي كاهش منابع سخت‌افزاري مصرفي از تكينك‌هايي مانند پياده‌سازي يك هسته AES براي رمزنگاري/رمزگشايي طرح، به اشتراك‌گذاري ثبات‌ها و پياده‌سازي دوبرابركردن روي ميدان (2128)GF با ساختار 8­-بيت و ساختن ضرب‌هاي مرتبه بالاتر از آن، استفاده شده‌است. معماري پيشنهادي طرح COLM روي بسترهاي ASIC و FPGA پياده‌سازي شده‌است. اين معماري براي دو بستر فوق مشابه بوده ولي از تكنيك‌هاي بهينه‌سازي نگاشت تكنولوژيكي براي هر بستر استفاده شده‌است. مقايسه نتايج اين‌كار با پياده‌سازي‌هاي پايه نشان مي‌دهد كه ناحيه مصرفي در FPGA، 62% و در ASIC، 74% كاهش داشته‌است. هم‌چنين اختصاصي‌نمودن 2v API براي عرض داده 8-بيت ناحيه مصرفي API را به‌ترتيب به ميزان 8% و 6% روي بستر FPGA و ASIC كاهش داده است.

Authenticated encryption schemes provide both confidentiality and integrity services, simultaneously. The CAESAR competition is being held with the aim of designing this cipher. An important criterion for selecting the final portfolio, besides security, is the hardware performance of the candidate in the environments with limited resource. In this paper, for the first time for COLM authenticated ciphers from the final round of the CAESAR, an 8-bit lightweight architecture have been presented, which is compatible with API v2. Since COLM scheme uses AES cipher as a primitive, lightweight architecture of Atomic-AES has been selected and adopted according to the API rules. Furthermore, to reduce the area in the hardware implementation, several techniques are used, including implementing one AES core in the datapath, sharing of registers and implementation doubling on the GF (2128) with 8-bit architecture for constructing the higher-order multipliers. Proposed architecture of COLM is implemented on ASIC and FPGA platforms. This architecture is similar in both platforms, but different technology mapping optimization techniques are used for each platform. Comparing the results with 128-bit implementations shows that the area on FPGA and ASIC is reduced by 62% and 74%, respectively. Also, the customized API v2 for 8-bit data width reduced the API area by 8% and 6% on the FPGA and ASIC platforms, respectively.