• شماره ركورد
    1141458
  • عنوان مقاله

    سامانه توزيع پالس ساعت نوري با استفاده از ديودهاي بهمني تك فوتون در فن‌آوري CMOS

  • عنوان به زبان ديگر
    Optical Clock Distribution Network using CMOS Single-photon Avalanche Diodes
  • پديد آورندگان

    كرمي، محمدعظيم دانشگاه علم و صنعت ايران - دانشكده مهندسي برق، تهران، ايران , انصاريان، ميثاق دانشگاه علم و صنعت ايران - دانشكده مهندسي برق و كامپيوتر، تهران، ايران

  • تعداد صفحه
    8
  • از صفحه
    825
  • تا صفحه
    832
  • كليدواژه
    شبكه توزيع پالس ساعت نوري , آشكارساز ديود بهمني تك فوتون , CMOS
  • چكيده فارسي
    يك سامانه توزيع پالس ساعت با استفاده از ديودهاي بهمني تك‌فوتون قابل پياده‌سازي در فن‌آوري استاندارد سيماس بدون استفاده از ادوات متمركزكننده نوري ارائه شده‌است. اين سيستم بدون نياز به پياده‌سازي موج‌برهاي نوري قابليت توزيع پالس ساعت را در سطح تراشه دارد. سيستم متشكل از يك منبع نور با فركانس قطع و وصل زير 660 مگاهرتز بوده كه در قسمت دريافت‌كننده داراي سه آشكارساز ديود بهمني تك فوتون موازي است كه سه پالس ساعت 220 مگاهرتز مجزا را مي‌توانند توليد نمايند. در هر لحظه از زمان دو عدد از سه عدد آشكارساز ديود بهمني تك‌فوتون در فاز خاموش/انتظار و سومين ديود دوباره شارژشده آماده دريافت فوتون است. بدين‌ترتيب ساختاري مشابه خط لوله پياده‌سازي مي‌شود كه درنهايت با تعبيه يك دروازه منطقي، پالس ساعت 660 مگاهرتزي توليد مي‌گردد. اين سيستم در فن‌آوري 180 نانومتري CMOS طراحي و طرح‌بندي آن شبيه‌سازي شده‌است. همچنين اين سيستم داراي توان مصرفي 6/74 ميلي وات به‌ازاي هر سلول سه‌تايي از آشكارسازها بوده كه لغزش الكتريكي 237 فمتوثانيه و چولگي 43 پيكوثانيه را نتيجه داده‌است.
  • چكيده لاتين
    A new clock distribution network using CMOS single-photon avalanche diodes (SPAD) in combination with free space optics is proposed. The system can work without special implementation of optical waveguides. It consists of an optical source with 660 MHz operation, which in the receiver end is composed of three parallel SPADs biased in quench, hold-off and recharge phases. With the pipeline analogues implementation of SPADs and a logic cell output a 660 MHz clock source can be achieved. The proposed system is post layout simulated in 180nm CMOS technology. The power consumption of 6.74 mW for each SPAD cell, electrical jitter of 237 fs and skew of 43 ps is resulted.
  • سال انتشار
    1399
  • عنوان نشريه
    مهندسي برق دانشگاه تبريز
  • فايل PDF
    8113613