افزايش كارآيي و قابليت اطمينان شبكه روي تراشه دوبعدي با كاهش تعداد لينك‌هاي عبوري

Performance and Reliability Improvement on 2D-NOC Based on Reducing the Number of Passing Links

شبكه روي تراشه، زيرسيستم ارتباطي درون يك مدار مجتمع است كه ارتباط بين پردازنده‌ها در سيستم روي تراشه را فراهم مي‌سازد. براي رسيدن از يك گره به گره ديگر، چندين مسير مختلف وجود دارد؛ بنابراين بايد الگوريتم مسيريابي وجود داشته باشد تا به‌وسيلۀ آن مسير رسيدن به مقصد را به دست آورد. در اين مقاله الگوريتمي مبتني بر كاهش مسير عبوري براي رسيدن يك بسته از مبدأ به مقصد ارائه شده است؛ اين الگوريتم قادر است علاوه بر بالابردن قابليت اطمينان، باعث كاهش تأخير، توان مصرفي و افزايش كارآيي شبكه روي تراشه شود و اين در شرايطي است كه بيشتر شبكه‌هاي تحمل‌پذير خطاي ارائه‌شده در اين حوزه به‌ازاي رسيدن به قابليت اطمينان بالاتر، پارامترهايي ازقبيل تأخير، توان مصرفي و پيچيدگي‌هاي مداربندي را افزايش مي‌دهند. روش ارائه‌شده با كمترين تغييرات سخت‌افزاري و پيچيدگي‌مداري باعث بهبود كارآيي شبكه مي‌شود. مسير گذرانده‌شده با بسته براي رسيدن به مقصد كاهش مي‌يابد و اين كاهش مسير يعني عبور از تعداد لينك و مسيرياب كمتر و كاهش احتمال برخورد با لينك‌ها و مسيرياب‌هاي معيوب و افزايش قابليت اطمينان شبكه. همچنين عبور از تعداد لينك‌ها و مسيرياب‌هاي كمتر موجب كمترشدن تأخير و توان مصرفي شبكه نيز خواهد شد.

Network on-chip is a communication subsystem within an integrated circuit that provides communication between processors in the on-chip system. There are several different ways to get from one node to another. Therefore, there must be a routing algorithm to find the route to the destination. This paper presents an algorithm based on the reduction of the passing path to reach a packet from origin to destination which is able to increase the reliability, reduce latency, power consumption and increase network efficiency on the chip. an‎d this is when most of the fault-tolerant networks presented in this field increase parameters such as delay, power consumption and circuit complexity in order to achieve higher reliability. The proposed method improves network performance with minimal hardware changes and circuit complexity. The path passed by the packet is reduced to reach the destination, which means passing through fewer links and routers and less chance of encountering faulty links and routers and increasing network reliability. Also, passing fewer links and routers will reduce network latency and power consumption.