پياده سازي و بهينه سازي سخت افزاري بلوك ره گير در گيرنده هاي GPS باند پايه مبتني بر FPGA و آزمون تحمل خرابي آن

Implementation a tracker hardware block of GPS receivers on FPGA and failure test

در گيرنده هاي GPS، با توجه به ساختار سيگنال ارسالي و تاثير گذاري عوامل فيزيكي بر روي آن كه باعث كاهش شديد توان سيگنال دريافتي مي گردد، از بلوك هاي مختلفي براي استخراج و بازيابي داده هاي ماهواره، استفاده مي شود. دو بلوك ابتدايي به ترتيب بلوك ردگيري و بلوك ره گيري نام دارند. بلوك ردگيري به منظور تخمين زدن ساده فركانس داپلر و فاز كد عمل مي كند و بلوك ره گيري عمل دنبال كردن سيگنال ماهواره براي استخراج داده هاي ناوبري را انجام مي دهد. قفل ماندن حلقه هاي PLL و DLL اين بلوك بر روي سيگنال دريافتي در شرايط سختي همچون سيگنال ضعيف، حركت شتابدار و... امر مهمي است. از اين رو، در حالت هايي كه حلقه ها باز مي شوند و فركانس داپلر و فاز كد سيگنال دريافتي را گم مي كنند، بسته به قابليت ها و امكانات تعبيه شده در اين بلوك، مدت زمان بسته شدن دوباره اين حلقه ها، يكي از امتيازات ويژه براي اين بلوك به حساب مي آيد. در اين مقاله، به پياده سازي بهينه شده سخت افزاري بلوك ره گيري مبتني بر FPGA پرداخته شده و به صورت عملي و با پياده سازي سخت افزاري، سرعت بسته شدن حلقه هاي موجود در اين بلوك و دنبال كردن سيگنال را ارزيابي مي نماييم.

In GPS receivers, due to the structure of the transmitted signal and the influence of physical factors on it, which greatly reduces the received signal power, different blocks are used to extract and retrieve satellite data. The first two blocks are called the acquisition block and the tracking block, respectively. The acquisition block operates to simplify the estimation of Doppler frequency and the code phase, and the tracking block performs the tracking of the satellite signal to extract the navigation data. Locked the PLL and DLL loops of this block on the received signal under critical conditions such as weak signal, accelerated movement, etc. is very important. Therefore, in cases where the loops open and lose the Doppler frequency and phase code of the received signal, depending on the capabilities embedded in the block, the duration of the loops being re-closed is one of the special privileges for this block. This paper deals with hardware implementation of FPGA-based optimized tracking block and evaluates the speed of closing the loops in the block and following the signal with the practical implementation of the hardware.