عنوان مقاله :
سلول حافظه 12 ترانزيستوري SRAM جديد با سرعت بالا و توان مصرفي كم
عنوان به زبان ديگر :
A new low power and high-speed design of 12T SRAM cell
پديد آورندگان :
فلاح بوجي، ميثم دانشگاه آزاد اسلامي - واحد شهر قدس , زارع، مهدي دانشگاه آزاد اسلامي - واحد شهر قدس , مهدوي، مژده دانشگاه آزاد اسلامي - واحد شهر قدس
كليدواژه :
سلول حافظه , حافظه استاتيك , حاشيه نويز , پايداري حافظه
چكيده فارسي :
قدرت و سرعت دو پارامتر مهميهستند كه نظر طراح را در روند طراحي مدارهاي يكپارچه جلب ميكنند. بلوكهاي حافظه و به ويژه سلولهاي SRAM سطح تراشههاي بالايي را مصرف ميكنند و در نتيجه بهينهسازي اين سلولها ميتواند عملكرد كل سيستم را افزايش دهد. در اين مقاله، سلول حافظه استاتيكي دوازده ترانزيستوري ارائه شده است كه سرعت و ثبات خواندن و نوشتن را بهبود ميبخشد و در كنار افزايش سرعت توان مصرفي پايينتري دارد به نحوي كه در مجموع حاشيه نويز استاتيكي خواندن تا 19 درصد بهبود نسبت به سلول حافظه 12 ترانزيستوري و 43 درصد بهبود نسبت به سلول شش ترانزيستوري معمولي دارد، همچنين معدل سرعت خواندن و نوشتن مدار حدود 30 درصد نسبت به سلول 12 ترانزيستوري افزايش پيدا كرده است و با توجه به اينكه تعداد ترانزيستورها نسبت به سلول شش ترانزيستوري افزايش داشته است توان مصرفي حدود 40 درصد كاهش داشته و نسبت به سلول 12 ترانزيستوري مشابه توان مصرفي كاهش چشمگير 80 درصدي را براي بهترين بازده دارد. نتايج شبيهسازي نشاندهنده پيشرفت در بهبود اتلاف انرژي و كاهش حاشيه نويز خواندن و نوشتن در مقايسه با طرح قبلي است.
چكيده لاتين :
Power and speed are two parameters which have attracted the designer’s trends in the integrated circuit
designs. The memory blocks and specially the SRAM cells consume high chips area and consequently these cells optimization can increase the whole system performance. In this paper, a new twelve transistors
(12T) SRAM cell is proposed that improves read and write speed and stability, along with lower
power consumption speeds so that overall static reading margin is up to 19% better than 12 transistor
memory cells. and it has a 43% improvement over a conventional six-transistor SRAM cell, and also an
average reading and writing speed of about 30% compared to a 12-transistor cell, as the number of transistors
increased compared to the six-transistor cell, the power consumption decreased by about 40% and
compared to the 12-cell transistor cell, the power consumption decreased dramatically by 80% for best
efficiency. The simulation results show progress in improving energy loss and reducing the reading and
writing noise margins compared to the previous design.