طراحي ضرب كننده تقريبي 16 بيتي با كاربري پردازش ديجيتال

Design of 16- bit Approximate Multiplier with Digital Processing Application

ضرب كننده‌ها از بلوك­هاي مهمي هستند كه به صورت وسيع در سيستم­هاي پردازشي ديجيتال پيشرفته مورد استفاده قرار مي‌گيرند. لذا ارائه يك ضرب كننده بهينه مزيت مهمي براي سيستم محاسباتي ديجيتالي به حساب مي‌آيد. ضرورتي ندارد كه در تمام كاربري­ها از ضرب كننده­هاي دقيق استفاده شود، در برخي از كاربري‌ها مانند پردازش سيگنال، سطح مشخصي از خطا قابل قبول است. يك بخش اﺳﺎﺳﯽ ضرب كننده، كمپروسور است كه در ﻣﺮﺣﻠﻪ ﮐﺎﻫﺶ ﺣﺎﺻﻞﺿﺮبﻫﺎي ﺟﺰﺋﯽ در ﻋﻤﻞ ﺿﺮب مورد استفاده قرار مي‌گيرد. در اﯾﻦ مقاله ﻃﺮحﻫﺎي ﺟﺪﯾﺪي ﺑﺮاي ﮐﻤﭙﺮﺳﻮرﻫﺎي تقريبي15:4 و5:3، ارائه شده است كه چه از نظر توان، تأخير و خطاهاي ايجاد شده نسبت به طرح‌هاي پيشين عملكرد بهتري داشته است و با استفاده از كمپرسور‌هاي تقريبي پيشنهادي، ضرب كننده 16×16 بيتي تقريبي طراحي شده است. طرح پيشنهادي در محيط نرم افزار Cadence با استفاده از تكنولوژي180 نانومتر و ولتاژ تغذيه 8/1 ولت پياده‌سازي و شبيه‌سازي شده است و نتايج شبيه‌سازي نشان مي‌دهد كه تأخير كمپرسور5:3 پيشنهادي 0/76 نانو‌ثانيه و توان آن 0/935 ميكرو‌ وات و فاصله خطا‌ي ايجاد شده برابر2± به‌دست آمده است و همچنين براي كمپرسور15:4 تأخير 1/12 نانو‌‌‌ثانيه و توان 4/75 ميكرو‌‌وات به‌دست آمده است.

The multipliers are important blocks that used in digital processing modern systems. So, design of the efficient multiplier is important advantage for digitally computational system. In some processing fields as the signal processing, the specified level of the error is acceptable, so used of accurate multiplier in the all of the processing fields is not essential. One of the important blocks of the multiplier is the compressor that is used in stage of the partial multiplication for decreasing operations. In this paper, new design of the 5:3 and 15:4 approximate compressors are proposed, the power consumption, propagation delay and error distance of proposed compressors in the comparison others have proper operating, with used of the proposed approximate compressors designed the approximate 16*16-bit multiplier. The overall of the proposed approximate multiplier is simulated and implemented by 180 nm CMOS technology and 1.8 V power supply by the Cadence tools. The result of simulation is shown that propagation delay proposed 5:3 compressors is 0.76 ns and power consumption is 0.935 μW with ±2 error distance. an‎d also, the proposed 15:4 compressor has 1.12 ns propagation delay, 4.75 μW power consumption.