يك روش كاليبراسيون پس زمينه ديجيتال براي مبدل هاي آنالوگ به ديجيتال Pipeline با استفاده از تخمين اوليه خطاها و روش هاي مبتني بر هيستوگرام

A Digital Background Calibration Technique for Pipelined ADCs Using Initial Estimation of Errors and Histogram-Base Methods

در اين مقاله، يك روش كاليبراسيون ديجيتال براي اصلاح خطاهاي مداري موجود در مبدل هاي آنالوگ به ديجيتال Pipeline ارايه شده است. اين روش شامل دو بخش است كه در قسمت اول، يك تخمين اوليه و غيردقيق از خطاهاي مداري به صورت پس زمينه اي انجام مي شود. سپس در قسمت دوم، اين مقادير اوليه به سمت مقادير دقيقشان تنظيم مي شوند و در ادامه تغييرات پروسه و دما را دنبال مي كنند. در اين روش براي كاليبراسيون خطا ها، از تركيبي از روش هاي مبتني بر يكسان سازي، تغيير ولتاژ آستانه ي مقايسه گر و هيستوگرام به همراه ويژگي هاي هندسي منحني مشخصه انتقالي مبدل Backend و همچنين منحني مشخصه انتقالي خروجي مبدل و تاثير خطاها بر روي آن ها استفاده شده است. روش كاليبراسيون پيشنهادي بر روي يك مبدل آنالوگ به ديجيتال Pipeline با سرعت نمونه برداري MS/s 100 و دقت 12 بيت كه به صورت 12 طبقه 5/1 بيتي با ساختار CNFA به همراه يك مبدل 2 بيتي فلش پياده سازي شده است، به كار برده شده است. مقادير شبيه سازي شده مداري SNDR و SFDR مبدل به ترتيب حدود 31 دسيبل و 41 دسيبل نسبت به مبدل بدون كاليبراسيون بهبود مي يابند.

In this paper, a digital calibration technique is presented to correct the effect of circuit non-idealities in pipelined analog-to-digital converters (ADCs). This method consists of two parts. Firstly, the circuit errors are roughly estimated with a background calibration scheme. Then, in the second part, the estimated errors are finely adjusted to follow the process and temperarure variations. In the proposed calibration method, a combination of equalization, comparator threshold voltage adjustment and histogram of decision poinits techniques along with the geometrical transfer characteristics of the backend ADC on the errors are utilized. The proposed calibration scheme is utilized in a 12-bit, 100 MS/s pipelined ADC with 12 1.5 bit/stage with capacitor non-flip-around (CNFA) struture and 2-bit backend flash ADC. The circuit level simulated values of signal-to-noise and distortion ratio (SNDR) and spurious free dynamic range (SFDR) are improved about 31 dB and 41 dB, respectively, compared to the non-calibrated ADC.