روش سوئيچ زني خازني جديد با حساسيت كم به تغييرات ولتاژ حالت مشترك براي مبدل هاي آنالوگ به ديجيتال تقريب متوالي تفاضلي

New Capacitance Switching Technique with Low Sensitivity to Common-Mode Voltage Variations for Differential SAR ADCs

در اين مقاله سعي گرديده ضمن بيان نحوه عملكرد مبدل تقريب متوالي، به بررسي بلوك‌هاي تشكيل دهنده‌ي اين مبدل پرداخته شده‌است و سهم هريك از مدارات در توان مصرفي كل عنوان شده است و سعي بر آن بوده است تا توان مصرفي مبدل كاهش يابد. از آنجا كه زير مبدل ديجيتال به آنالوگ و مقايسه‌گر به ترتيب بيشترين مصرف توان را در اين نوع مبدل دارند اكثر طراحان براي كاهش توان مصرفي به اين دو قسمت توجه مي‌كنند. از بين اين دو مدار طراحي زير مبدل آرايه خازني اهميت بيشتري دارد بنابراين يك مبدل تقريب متوالي تمام تفاضلي با روش سوئيچ‌زني پيشنهادي براي كاهش توان مصرفي زيرمبدل آرايه خازني ارائه شده‌است. مزيت اصلي اين ساختار در نصف بودن مقدار كل خازن مورد نياز در آن در مقايسه با ساختار تمام تفاضلي دودويي متعارف مي‌باشد. در اين مبدل، انرژي مصرفي زير مبدل ديجيتال به آنالوگ نسبت به ساختار متعارف %86 و ساختار يكنوا %24.65 كاهش يافته‌است. به دليل عملكرد سوئيچ‌زني مكمل آرايه خازني نيم مدار بالايي و پاييني، باعث شده تغييرات ولتاژ حالت مشترك ورودي‌هاي مقايسه‌كننده از گام دوم به بعد ثابت بوده و اين ثابت بودن تغييرات ولتاژ حالت مشترك خطينگي مدار مبدل را بهتر مي‌كند كه از مزاياي روش پيشنهادي مي‌باشد. همه شبيه سازي‌ها در تكنولوژي 0.18 µm CMOS و با منبع تغذيه 1.8 ولت انجام مي‌شود.

In this paper, while describing the operation of the ADC SAR, we examine the blocks that make up this converter and the share of each of the circuits is in total power consumption and tried to reduce the power consumption. Since the DAC and comparator respectively have the highest power consumption in this type of converter, most designers pay attention to the two sides to reduce power consumption. DAC design is more important from these two circuits, so an analog to digital converter with the fully differential is proposed with a proposed switching method to reduce the power consumption of the DAC. In this converter, the energy consumed DAC has fallen by 86% compared to conventional structure and has decreased by 24.65%compared to the monotonic structure. Due to the performance of the DAC complement switching of the upper and lower half-circuits, caused the voltage variations of the common-mode inputs of the comparator to be constant from step two to the next, and this improves the constant of the voltage variation of the common mode of our circuit deflection Which is the benefits from this proposed method. All simulation in the 0.18 μm CMOS technology with 1.8-V power supply is done.