طراحي شتاب دهنده ي سخت افزاري بهينه براي پياده سازي الگوريتم تابع درهم ساز BLAKE2b

Optimal Hardware Accelerator Design for Implementation of BLAKE2b Hash Function Algorithm

در سال هاي اخير رمز ارزها به عنوان ارزهاي ديجيتال كه از مكانيسم اجماع غيرمتمركز براي تراكنش ها استفاده مي كنند، بسيار مورد توجه قرار گرفته اند. بهينه سازي پياده سازي الگوريتم هاي در هم ساز مورد استفاده در كاربردهاي بلاكچين به منظور بهبود سرعت و توان مصرفي بسيار حائز اهميت است. در اين مقاله الگوريتم در هم ساز BLAKE2b از بين الگوريتم هاي موجود انتخاب و بهينه سازي سخت افزاري آن مورد بررسي قرار گرفت. بهينه سازي تابع فشرده- ساز(F) اين الگوريتم به عنوان اصلي ترين و چالش برانگيزترين بلوك الگوريتم در اين مقاله انجام شده است. علاوه بر اين با تقسيم هوشمندانه الگوريتم بين نرم افزار/سخت افزار تلاش براي افزايش سرعت و نيز كاهش تعداد منابع مصرفي شده است. براي مقايسه، پياده سازي با روش هاي طراحي سطح بالا و همينطور روش ساختار موازي نيز انجام شد. هر سه روش طراحي شده با استفاده از نرم افزار Vivado با برد توسعه ZC706 پياده سازي شدند. نتايج نشان مي دهد كه تعداد منابع مصرفي (FF/LUT) و توان مصرفي روش پيشنهاد شده به ترتيب برابر )4726/6575 و(W)0/316است كه كاهش قابل توجهي در مقايسه با ساير روش ها ايجاد كرده است. همينطور سرعت انجام در هم سازي و انرژي بر واحد تعداد در هم سازي انجام شده براي ساختار پيشنهادي به ترتيب برابر MHash/s 50 و 6/3 است.

Recently, there has been a surge in the popularity of cryptocurrencies, which are digital currencies that enable transactions through a decentralized consensus mechanism. In this paper, one of the most effective Equihash algorithms subcategories, known as BLAKE2, is presented, and then effort has been made to optimize the compression function as one of the main and most challenging blocks of the BLAKE2 algorithm. In addition, by cognitive partitioning the algorithm between the software/hardware parts of the device, efforts have been made to improve the speed and the number of resource usage. For comparison, implementation was carried out with high-level vs HDL design methods for full and semi-parallel structures. All three methods were implemented using Vivado tools exploiting ZC706 evaluation board. The implementation results indicated that the number of resource usage (LUT/FF) and power consumption of the proposed structure is equal to (6575/4726) and 0.316(W) respectively Which has created a significant reduction compared to other methods. Moreover, the hash rate and the energy efficiency of the proposed structure are equal to 50 MHash/s and 6.3 (𝑛𝐽/𝐻𝑎𝑠ℎ) respectively.